自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(12)
  • 收藏
  • 关注

原创 Modelsim/Questasim仿真do文件编写

Modelsim/questasim仿真do文件编写

2023-05-02 20:16:24 1259

原创 ISE中创建ChipScope

2022-05-20 14:21:51 3132 1

原创 Vivado 2018.3在Synthesi无法通过,报错:ambiguous clock in event

问题描述:Vivado 2018.3在Synthesi无法通过,报错:ambiguous clock in event工具:Vivado 2018.3过程:Synthesis错误:原代码:原因:错误的使用了if else语法,在编写代码时,第二个if 语句之前少了else。解决:添加else。...

2022-05-02 09:54:06 709

原创 Vivado Synthesis通过后,Implementation报错问题解决

问题描述:在Vivado 2018.3中创建工程,添加设计文件和约束文件后,点击"SYNTHESIS"没有问题下一步点击“IMPLETATION”时报以下错误:问题原因查找:约束文件中信号定义的格式错误正确格式如下修改后问题解决!!!...

2022-04-08 10:39:25 3923

原创 IP核之FIFO

部分转载~FIFO:First Input First Output,即先入先出队列,在计算机中,先进先出队列是一种传统的按序执行方法,先进入的指令先完成并引退,跟着才执行第二条指令。主要功能包括:(1)数据的缓冲。如果数据的写入速率高,但间隔大,且会有突发;读出速率小,但相对均匀。则通过设置相应深度的FIFO,可以起到数据暂存的功能,且能够使后续处理流程平滑,避免前级突发时,后级来不及处理而丢弃数据。(2)时钟域的隔离。对于不同时钟域的数据传递,则数据可以通过FIFO进行隔离,避免跨时钟域的数据传

2021-01-03 16:20:30 10728 1

原创 组合逻辑与时序逻辑

FPGA的实际开发中可以使用两种方法来进行逻辑设计,分别为:组合逻辑和时序逻辑。差异、缺点、有点、用途一、组合逻辑与时序逻辑的对比1、组合逻辑的输出与输入直接相关,时序逻辑的输出是由时钟的边沿触发的;2、组合逻辑容易出现竞争、冒险问题,时序逻辑一般不会出现竞争、冒险现象;3、组合逻辑的时序难以保证,时序逻辑更容易达到时序收敛、时序逻辑时序更可控;4、组合逻辑只适合简单的电路,时序逻辑可以胜任大规模的逻辑电路。二、组合逻辑的实现方式一:always @(电平敏感信号列表) beginend

2020-12-15 18:11:38 5424

原创 Modelsim与Vivado的库编译

1、在Modelsim的安装路径下新建文件夹:vivado_2018_simlib的文件夹2、打开Vivado 2018.3,在菜单栏点击"Tools",选择下拉选项中的“Compile Simulation Library"3、将Compiled library location的路径设置为刚刚新建的文件夹:vivado_2018_simlib4、将Simulator executable path路径设置为Modelsim的系统安装路径下的win64文件夹中5、点击"Compile",等

2020-12-10 08:54:17 9510 8

原创 Vivado与notepad++的联合使用

1、打开Vivado 2018.32、点击菜单栏的"Tools",在下拉菜单中选择“Settings…”3、在左边的菜单栏点击“Text editor”,在第一行的“Current Editor”复选框中选择“Current Editor”(注意不是选择Notepad++)4、在Editor栏中填写notepad++的安装路径 + 空格 + [file name]注意:(1)安装路径中的斜杠是左斜杠,如果直接复制需要将右斜杠改为左斜杠,(2)一定要加空格5、点击"OK",即可完成配置

2020-12-09 08:41:00 13374 5

原创 Modelsim仿真步骤

1、新建文件夹:modelsim_test,添加设计文件、testbench文件2、打开Modlesim 10.1c3、菜单栏:File—>Change Directory…—>选择新建的文件夹modelsim_test4、菜单栏:Compile —> Compile…—>选中所有的设计文件、testbench—>Compile—>Yes—>Done完成所有.V文件的编译5、菜单栏:Simulation–>Start Simulation…—&

2020-11-03 14:31:40 7118

原创 如何彻底卸载ISE12.4/ISE14.7

1、找到xsetup.exe安装程序的位置,例如:D:ISE12.4\12.4\ISE_DS\common\bin\nt64;2、在开始菜单中打开:ISE Design Suite 64 Bit Command Prompt;3、在打开的对话框中依次键入cd commoncd bincd nt64xsetup -uninstall如下图所示4、卸载(1)选择卸载所有文件,ISE12.4中不需要打勾,直接点Begin Removal,开始卸载。(2)开始卸载,点击OK...

2020-08-01 15:18:11 6646 1

原创 字节&字&双字地址的区别

字节:一个字节等于8位,[7:0]。字:相邻的两字节组成一个字,表示一个无符号数,字为16位,[15:0]。双字:相邻的两个字组成一个双字,可以表示一个无符号数,双字为32位,[31:0]。

2020-07-16 10:00:31 6712

原创 ISE 14.7 MCS文件的生成--- Spartan3AN XC3S200AN

步骤一:Generate Programming File生成 .bit文件步骤二:Tools——>iMPCAT步骤三:iMPACT Flows——>双击“Create PROM File(PROM File Formatter)”步骤四:Non-Volatile FPGA——>点击”Spartan 3AN“——>点击“绿色箭头”——>Spartan3AN(bits)——>选择“xc3s200an"——>点击”Add storage Device“—

2020-07-07 10:48:32 1583

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除