- 博客(5)
- 收藏
- 关注
RSS订阅原创 bram基本使用
简单双端口可以看成真双端口的A端口的输出端口断开，B端口的输入端口断开。A端口只写，B端口只读。对于同步时钟情况下的读写冲突，A端口的配置使得B端口的输出要么是之前的值，要么是未知的值，应次。Port A：read first，看起来同wirst first，读出来的仍然是之前的值。write first情况下看起来读写冲突时读出的旧值，根据手册描述，这个值是不可靠的。在A端口写入在下一个时钟B端口的读出才会更新，在下下个始终才能正确采样。打开output register。输出寄存器要再延迟一个周期。
2025-11-16 17:26:38
337
原创 ZYNQ ultrascale+ mpsoc开发过程中遇到的问题
问题：自定义IP在vitis 2021.1版本报错Vitis 2020.2 中的驱动程序和生成文件问题进入自定义ip地址修改makefile文件将下面代码OUTS = *.o替换为替换完之后重建工程，添加main程序，不需要build platform，直接build application。
2025-07-28 22:14:59
389
原创 ZYNQ ultrascale+ mpsoc开发过程中遇到的问题
问题：自定义IP在vitis 2021.1版本报错Vitis 2020.2 中的驱动程序和生成文件问题进入自定义ip地址修改makefile文件将下面代码OUTS = *.o替换为。
2023-10-17 14:12:11
511
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人