ZYNQ ultrascale+ mpsoc开发过程中遇到的问题

1、自定义ip报错问题

问题：自定义IP在vitis 2021.1版本报错
解决方法：Vitis 2020.2 中的驱动程序和生成文件问题
进入自定义ip地址修改makefile文件

ip_repo/<my_IP>/drivers/<my_IP_v1_0>/src/Makefile

将下面代码

INCLUDEFILES=*.h
LIBSOURCES=*.c
OUTS = *.o

替换为

INCLUDEFILES=$(wildcard *.h)
LIBSOURCES=$(wildcard *.c)
OUTS=$(wildcard *.o)

替换完之后重建工程，添加main程序，不需要build platform，直接build application

2、编译报错问题makefile41 没有生成elf（可执行文件）

• 问题描述
  从SDK版本迁移过来的文件，在使用import选项导入vitis2021.1时，出现了如下报错：
  
  没有找到很好的解决办法，因此选择重新生乘.xsa文件，重新构建platform。重新构建platform的时候有一下几个注意事项：
  1、自定义ip按照第一个问题修改makefile的源文件内容
  2、建立hello模板，重新导入源文件中的src内的主函数以及各种头文件
  3、重新添加工程到工作目录（不在工作目录内可能会无法找到头文件）：右击application–>>properties->>C/C++general->>path and symbols->>add添加无法找到的头文件的工作目录。

• 报错描述
  make: *** [makefile:38: test.elf] Error 1 test C/C++ Problem

• 解决方法
  确定原因：在拷贝文件到新工程时，记得拷贝Iscript.ld文件，不然无法生成elf文件。
  编译成功的结果如下：

'Invoking: ARM v8 Print Size'
aarch64-none-elf-size adc_average_template.elf  |tee "adc_average_template.elf.size"
   text	   data	    bss	    dec	    hex	filename
 144632	   8008	 120064	 272704	  42940	adc_average_template.elf
'Finished building: adc_average_template.elf.size'
' '