- 博客(3)
- 收藏
- 关注
RSS订阅原创 FPGA学习笔记(五)——Verilog HDL任务与函数、编译向导
FPGA学习笔记(五)————Verilog HDL任务与函数、编译向导文章目录FPGA学习笔记(五)————Verilog HDL任务与函数、编译向导1.任务task与function的区别2.任务task自动任务3.函数function递归函数常量函数带符号的函数小结4.编译向导宏定义`define文件包含语句 `include条件编译指令 \`ifdef \`else \`endif时间尺...
2019-10-25 15:57:57
2691
3
原创 FPGA学习笔记(四)——Verilog HDL条件语句与循环语句
FPGA学习笔记(四)————Verilog HDL条件语句与循环语句文章目录FPGA学习笔记(四)————Verilog HDL条件语句与循环语句1.if--else语句2.case语句3.forever语句4.repeat语句5.while语句6.for语句7.disable语句1.if–else语句其格式与C语言中的if–else语句类似，使用方法有以下3种：//形式1：只有if...
2019-10-17 21:14:12
7802
1
原创 FPGA学习笔记(三)——Verilog HDL基本语句
FPGA学习笔记(三)————Verilog HDL基本语句文章目录FPGA学习笔记(三)————Verilog HDL基本语句1.过程语句initial语句always语句2.块语句begin--end 串行块fork--join并行快3.赋值语句连续赋值过程赋值1.过程语句Verilog中有两种结构化过程语句：initial和always语句，是行为建模的两种基本语句，所有的行为语句...
2019-10-02 12:22:47
8804
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人