自定义博客皮肤VIP专享

*博客头图：

格式为PNG、JPG，宽度*高度大于1920*100像素，不超过2MB，主视觉建议放在右侧，请参照线上博客头图

请上传大于1920*100像素的图片！

博客底图：

图片格式为PNG、JPG，不超过1MB，可上下左右平铺至整个背景

栏目图：

图片格式为PNG、JPG，图片宽度*高度为300*38像素，不超过0.5MB

主标题颜色：

RGB颜色，例如：#AFAFAF

Hover：

RGB颜色，例如：#AFAFAF

副标题颜色：

RGB颜色，例如：#AFAFAF

预览 取消 提交

自定义博客皮肤

-+
上一步保存

qq_40268672的博客

  • 博客(2)
  • 资源 (8)
  • 收藏
  • 关注
全部文章> 2021年01月
排序：
按最后发布时间
按访问量
RSS订阅
12月 11月 10月 09月 08月 07月 06月 05月 03月 02月 01月

原创 Ubuntu16.04安装VCS和Verdi

安装所需软件的链接：https://pan.baidu.com/s/1PHgK9dh8MlyzzFZdfb9vFQ提取码：887j安装1.运行./SynopsysInstaller_v3.3.run2.创建文件夹作为安装目录mkdir vcs_2016.06 #为vcs建立文件夹mkdir scl_11.9 #为scl建立文件夹mkdir verdi_2016.06-1 #为verdi建立文件夹3.运行./setup.sh进行安装，若报下图的错则输入sudo

2021-01-31 22:00:18 2658 9

原创 ZYNQ中断过程分析

以下面代码为例#include <stdio.h>#include "platform.h"#include "xscugic.h"#include "xil_exception.h"#define INT_CFG0_OFFSET 0x00000C00// Parameter definitions#define SW1_INT_ID 61#define SW2_INT_ID 62#define SW3_INT_ID

2021-01-01 12:25:47 1584

基于HLS的全流水FFT代码
1. 支持4,8,16点FFT运算 2. 采用蝶形运算单元，以全流水的方式运行 3. 基于Xilinx HLS语言开发

2023-02-09

纯c++实现对bmp图片的sobel边缘检测
纯c++实现对bmp图片的sobel边缘检测

2022-12-02

FIR滤波器的Verilog实现
FIR滤波器的Verilog实现

2022-07-13

基于FPGA的HLS CNN加速器
一个HLS设计的卷积神经网络加速器，并在zynq7020开发板上部署成功。数据集采用的是MNIST手写体,加速的网络为一个拥有4层卷积，2层池化和1层全连接层的自定义小网络，适合初学者学习。

2022-03-26

Win7 上安装 synopsys 工具
用于安装FPGA开发的Synplify，其综合速度优于vivado和quartus自带的综合器，可以大大加速FPGA开发速度

2021-02-05

pingpang_block_mm.rar
基于system verilog的矩阵乘法代码 ，进行了分块计算，并且对块矩阵的载入和写回进行了乒乓操作，大大掩盖了数据传输时间，且代码中的乒乓操作写法具有通用性，可供借鉴。

2020-11-18

动态分支预测MIPS.rar
用verilog实现的五级流水线CPU，通过旁路技术解决了数据冒险，通过BTB动态分支预测来解决控制冒险

2020-09-13

tt.py，一个轻量级卷积神经网络，基于numpy
本程序基于numpy，自己动手实现了一个简单的卷积神经网络，共两个卷积层，两个池化层以及两个全连接层，并达到了97%的准确率

2020-03-17

i2c_eeprom.rar
在fpga平台上用verilog通过iic总线实现对eeprom的读写

2019-11-10

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章？
取消 删除