自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(5)
  • 资源 (8)
  • 收藏
  • 关注

原创 geopandas拓扑检查(任意两个几何体不相交)

之前使用rtree来进行拓扑检查,主要是使用GeoDataFrame的sindex来实现的,但是由于某种未知的原因,rtree总是会莫名奇妙的运行错误,且没有任何错误提示,因此博主自己实现了一版拓扑检查,思想和之前其实差不多:先得到所有几何体的外接矩形框,然后根据外接矩形框判断是否有可能相交(矩形框相交,几何体才有相交的可能性),通过外接矩形框的筛选之后,再对可能相交的几何体进行一个精确的相交判断,代码实现如下:import geopandasimport copyimport matplotlib.

2021-06-23 23:26:00 1200

原创 ZYNQ裸机开发中的Cache问题

在裸机开发中,经常会涉及到cache一致性的问题,我们知道,使用Xil_DCacheFlushRange和Xil_DCacheInvalidateRange函数可以解决这个问题,但是Xil_DCacheInvalidateRange使用时有一些注意事项,之前没注意,导致一些莫名奇怪的错误,故在此记录一下。我们知道,在cache和DDR之间数据传输的基本单位是Cache Line,因此,在使用Xil_DCacheInvalidateRange时,无论是起始地址,还是要Invalidate的长度,都必须是Ca

2021-06-16 11:49:08 6774 1

原创 AXI STREAM协议学习

axi stream协议的具体内容可参见从零学习AXI4总线(二):AXI4-Stream 介绍和AXI4-Stream协议总结以下是一个简单的HDL示例,完成的功能是master向slave写入512个数据(1,2,3,…,511,512)主机代码:`timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Company: // Enginee

2021-06-13 22:15:56 1113

原创 启发式算法(蒙特卡洛算法和差分进化算法)解决设计空间搜索问题

要求解的问题python代码import numpy as npimport randomK=3S=1N=64M=128R=32C=32PE=220 #DSP数量B=50000 #片上存储器容量def objfunc(Tn,Tm,Tr,Tc): Tload=max(Tn*(S*Tr+K-S)*(S*Tc+K-S),Tn*Tm*K*K) Tstore=Tr*Tc*Tm Tco

2021-06-11 14:55:18 506

原创 HLS FFT的使用

代码改编自vivado hls自带的fft教程fft_top.h// 67d7842dbbe25473c3c32b93c0da8047785f30d78e8a024de1b57352245f9689/*******************************************************************************Vendor: Xilinx Associated Filename: fft_top.hPurpose: Xilinx FFT IP-XAC

2021-06-02 22:43:54 2870 17

基于HLS的全流水FFT代码

1. 支持4,8,16点FFT运算 2. 采用蝶形运算单元,以全流水的方式运行 3. 基于Xilinx HLS语言开发

2023-02-09

纯c++实现对bmp图片的sobel边缘检测

纯c++实现对bmp图片的sobel边缘检测

2022-12-02

FIR滤波器的Verilog实现

FIR滤波器的Verilog实现

2022-07-13

基于FPGA的HLS CNN加速器

一个HLS设计的卷积神经网络加速器,并在zynq7020开发板上部署成功。数据集采用的是MNIST手写体,加速的网络为一个拥有4层卷积,2层池化和1层全连接层的自定义小网络,适合初学者学习。

2022-03-26

Win7 上安装 synopsys 工具

用于安装FPGA开发的Synplify,其综合速度优于vivado和quartus自带的综合器,可以大大加速FPGA开发速度

2021-02-05

pingpang_block_mm.rar

基于system verilog的矩阵乘法代码 ,进行了分块计算,并且对块矩阵的载入和写回进行了乒乓操作,大大掩盖了数据传输时间,且代码中的乒乓操作写法具有通用性,可供借鉴。

2020-11-18

动态分支预测MIPS.rar

用verilog实现的五级流水线CPU,通过旁路技术解决了数据冒险,通过BTB动态分支预测来解决控制冒险

2020-09-13

tt.py,一个轻量级卷积神经网络,基于numpy

本程序基于numpy,自己动手实现了一个简单的卷积神经网络,共两个卷积层,两个池化层以及两个全连接层,并达到了97%的准确率

2020-03-17

i2c_eeprom.rar

在fpga平台上用verilog通过iic总线实现对eeprom的读写

2019-11-10

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除