VHDL语法学习笔记：一文掌握VHDL语法

于 2020-08-12 09:14:38 发布
阅读量2.5w 收藏 982
点赞数 183
分类专栏： FPGA学习系列 文章标签： fpga VHDL语法 一文读懂VHDL
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_40310273/article/details/107949705
版权

今天给大侠带来FPGA 之 VHDL 语法学习笔记，话不多说，上货。

 

 

VHDL语法学习笔记

 

 

一、VHDL简介

1.1 VHDL 的历史

VHDL 的 英 文 全 名 是 Very-High-Speed Integrated Circuit Hardware DescriptionLanguage，诞生于 1982 年。

1987 年底，VHDL 被 IEEE 和美国国防部确认为标准硬件描述语言。自 IEEE 公布了 VHDL 的标准版本 IEEE-1076（简称 87 版）之后，各 EDA 公司相继推出了自己的 VHDL 设计环境，或宣布自己的设计工具可以提供 VHDL 接口。此后 VHDL 在电子设计领域逐步取代了原有的各种非标准硬件描述语言。

1993 年，IEEE 对 VHDL 进行了修订，从更高的抽象层次和系统描述能力上扩展 VHDL 的内容，并公布了新版本的 VHDL，即 IEEE 标准的 1076-1993版本（简称 93 版）。

现在，VHDL 和 Verilog HDL 作为 IEEE 的工业标准硬件描述语言，在电子工程领域已成为事实上的通用硬件描述语言。

 

了解本专栏 订阅专栏 解锁全文 超级会员免费看
FPGA技术江湖
关注
专栏目录
订阅专栏
博客
资料汇总更新|FPGA软件安装包、书籍、源码、技术文档…（2021.01.04更新）
01-05 6352
今天给大侠带来资料汇总，这是一篇汇总篇，汇总的内容就是，“FPGA技术江湖”公众号从2020年年初开始更新至今（2021.01.04），所有自动回复能获取的软件安装包、书籍、技术文档等，本次更新添加了之前软件安装包的其他不少版本以及不少学习资料。话不多说，上货。其他自动回复获取不了的电子版资料基本都在论坛，可以自行去论坛下载。论坛网址：www.sxznfpga.com说在前面，看着各位大侠在公众号内的回复私信，一顿猛虎操作，然后啥也没有，汇总之前提醒一下，公...
博客
FPGA布线布局卡死一直布不到，在写verilog代码应该怎么规范写以减轻布线压力？
10-11 22
1. 模块划分：将复杂的设计合理地划分为多个功能独立的模块，提高代码的可读性和可维护性，也有助于布线工具更好地处理。4. 编码风格：采用合适的编码风格，例如使用 case 语句而不是多个 if-else 嵌套，以减少逻辑的复杂性。8. 约束设置：为设计添加准确和合理的约束，如时钟频率、时序要求等，帮助布线工具更好地理解设计意图。6. 流水线设计：在适当的地方引入流水线，可以提高系统的工作频率，减轻布线压力。3. 资源复用：对于相同功能的逻辑，尽量复用资源，减少硬件资源的消耗。
博客
为什么学了模数电还是看不懂较复杂的电路图？
10-11 24
对于实际电路中电阻等元件参数的选择，需要综合考虑性能、成本、稳定性等多方面因素，这需要更多的实践经验和对具体应用场景的了解。例如，在音频功率放大器中，为了实现特定的增益、带宽、失真度等指标，需要根据经验选择合适的电阻值。如果对这些特性的了解不够全面，就难以准确判断为什么在特定的电路中选择了特定的电阻。要解决这个问题，可以多参考相关的电路设计资料和实例，向有经验的人请教，同时自己多进行电路设计和分析的实践，逐步积累经验，提高对复杂电路图的理解和分析能力。：为什么学了模数电还是看不懂较复杂的电路图？
博客
如何通俗地讲清 I²C、SPI、USB、UART、RS232 到底是什么东西？
10-11 21
他们通过两根线来交流，一根线传数据，一根线控制节奏，能让很多小设备（比如传感器、存储器）和大设备（比如电脑的主板）方便地说话。SPI 呢，就像是一个小团队，有一个带头的（主设备）和几个跟着的（从设备）。他们交流靠好几根线，一根专门发命令，一根专门收回答，还有专门用来控制什么时候说话的线，这样说话速度快，但线用得多。百度上的术语一大堆，到头来把我绕的糊里糊涂，我知道您什么都懂，能解释的让外行人也理解吗。RS232 也是两个人交流，不过它要求比较严格，比如说话声音大小（电压）得固定，而且说话的速度不能太快。
博客
写 Verilog HDL 如何做到心中有电路？
10-11 362
2. 分解复杂电路：对于像乘法器这样的复杂电路，将其分解为更小的、可理解的模块。4. 分析已有电路实例：研究现有的成功电路设计案例，包括其 Verilog 代码和对应的电路原理图，从中学习和借鉴。5. 模拟和仿真：使用工具进行电路的模拟和仿真，观察信号的变化和电路的行为，这能增强对电路实际工作情况的理解。3. 手动绘制电路草图：在开始编写代码之前，尝试在纸上画出电路的大致结构和连接方式，这有助于形成直观的印象。6. 反复练习和总结：通过不断编写不同类型的电路代码，并总结经验，逐渐培养对电路的直觉和理解。
博客
FPGA将SPI信号从额外的IO引出从而解决的bug是怎么回事？
10-11 14
bug现象是上位机收到的UART数据为全0，但是UART本身应该没有问题，因为数据帧是完整的，只是其中从SPI通信获得的数据是全0。在原来的设计中，尽管定义了系统时钟和 SPI 时钟，但未定义输入/输出延迟（input/output delay），这可能导致布线时无法准确考虑信号传输的延迟，从而引发时序问题。当将 SPI 信号从额外的 IO 引出时，FPGA 的布线可能得到了优化，从而改善了时序。新的布线可能减少了信号传输的延迟、降低了信号之间的干扰，或者更好地满足了 SPI 通信的时序要求。
博客
信号的上升沿和下降沿为什么会有非常宽的频谱？
10-11 11
关于不同频率成分出现的时间，在理想情况下，它们是同时存在的。但在实际的物理系统中，由于信号传播的特性、电路元件的影响等因素，可能会表现出一定的差异。但这种差异并非简单的先高频后低频的顺序，而是受到多种复杂因素的综合影响。例如，在高频电路中，由于寄生电容和电感的存在，可能会使高频成分的传播和响应相对较慢。从数学角度来看，一个突变的信号（如阶跃信号）在时域上的急剧变化，其傅里叶变换在频域上会对应一个宽的频谱。：信号的上升沿和下降沿包含丰富的频率成分，这是由于信号的突变本质所导致的。
博客
怎么样提高verilog代码编写水平？
10-11 280
1. 深入学习基础知识：重新巩固数字电路的基本概念，如逻辑门、组合逻辑、时序逻辑、状态机等，这是编写高质量 Verilog 代码的基石。2. 阅读优秀代码：在网上查找开源的、经过验证的高质量 Verilog 代码，学习他人的编程风格、代码结构和设计思路。6. 学习测试方法：掌握编写测试激励（Testbench）的技巧，对自己编写的代码进行充分的测试和验证。4. 学习代码规范：遵循良好的代码规范，包括命名规范、缩进、注释等，使代码易于理解和维护。持续的学习和实践是提高 Verilog 代码编写水平的关键。
博客
想用FPGA实现16个数找最大值，现在有两种实现方法，哪种比较好？
10-09 129
如果您的系统对时序要求较为严格，对亚稳态比较敏感，或者后续的逻辑处理需要严格按照时钟节拍进行，那么使用 4 级比较器搭配寄存器的方法可能更合适。一种是4级比较器，用寄存器的，4个时钟的到结果。一种是用wire，直接assign的，马上就能得到结果，不过我在下一个时钟等他稳定了才取来用。但如果您更注重快速获取结果，并且能够处理好结果的稳定性和后续的时钟同步问题，那么使用 wire 和直接 assign 的方法也可行。2. 对于后续的逻辑处理，如果需要按照时钟节拍进行操作，这种方法更容易与其他时序逻辑集成。
博客
信号的上升沿和下降沿为什么会有非常宽的频谱？
10-09 41
关于不同频率成分出现的时间，在理想情况下，它们是同时存在的。但在实际的物理系统中，由于信号传播的特性、电路元件的影响等因素，可能会表现出一定的差异。但这种差异并非简单的先高频后低频的顺序，而是受到多种复杂因素的综合影响。例如，在高频电路中，由于寄生电容和电感的存在，可能会使高频成分的传播和响应相对较慢。从数学角度来看，一个突变的信号（如阶跃信号）在时域上的急剧变化，其傅里叶变换在频域上会对应一个宽的频谱。：信号的上升沿和下降沿包含丰富的频率成分，这是由于信号的突变本质所导致的。
博客
FPGA Verilog HDL代码如何debug？
10-09 484
c语言是顺序执行，而verilog是并行执行，想请教如何debug自己的verilog代码，我以前一直都是对照着modelsim上的方针波形来看看哪里有逻辑错误！3. 分模块调试：将复杂的设计分解为较小的模块，分别对每个模块进行单独的调试和验证，确保每个模块的功能正确后再集成到整个系统中。7. 利用综合工具的报告：综合工具会提供一些关于资源使用、时序违规等方面的报告，这些信息可以帮助您发现潜在的问题。6. 代码审查：仔细检查代码的逻辑结构、语法错误、变量的赋值和使用等，确保代码的正确性。
博客
为什么 Verilog 要避免锁存器？
10-03 479
3. 综合工具优化困难：大多数现代的综合工具在优化逻辑时，对触发器的处理相对成熟和高效，但对锁存器的优化可能不够理想，从而导致面积和功耗方面的不理想结果。综上所述，为了保证设计的可靠性、可预测性、性能以及可移植性，在 Verilog 设计中应尽量避免锁存器的出现，而倾向于使用寄存器来实现存储和时序控制功能。1. 不可预测性：锁存器的输出可能取决于输入的历史值，这使得电路的行为更难以预测和理解。4. 测试和验证复杂性：包含锁存器的设计在测试和验证过程中会增加复杂性，因为它们的行为不如寄存器那样规律和可预测。
博客
Verilog HDL 中定义信号为什么要区分 wire 和 reg 两种类型？
10-03 130
Verilog 中，过程赋值语句要定义成 reg，连续赋值语句要定义成 wire，而且定义为 reg 不一定真的综合出register（也可能是纯组合逻辑），wire也不一定真的是 wire（也可能是 register）。这种区分在仿真和调试时非常有用，因为它反映了信号的不同行为。虽然在某些情况下，定义为 reg 不一定真的综合出寄存器，wire 也不一定真的是纯粹的 wire，但这种区分仍然是必要的，它为代码的编写和理解提供了清晰的指导，同时帮助确保设计在仿真和综合时的正确性和预期行为。
博客
FPGA中的FPGA算法工程师、FPGA逻辑工程师、FPGA原型验证工程师三者有什么区别？
10-03 398
他们需要将系统的高层次设计快速转化为 FPGA 实现，以验证功能的正确性、性能是否满足要求，并发现潜在的问题。他们需要深入理解特定领域的算法，如数字信号处理、图像处理、人工智能等，并将其转化为适合 FPGA 实现的硬件逻辑。重点在于算法的性能提升、资源利用效率以及与系统的集成。总的来说，FPGA 算法工程师着重于算法优化，FPGA 逻辑工程师专注于逻辑设计，FPGA 原型验证工程师则侧重于系统原型的搭建和验证。Q：FPGA中的FPGA算法工程师、FPGA逻辑工程师、FPGA原型验证工程师三者有什么区别？
博客
硬件乘法器的意义何在？
10-03 135
1. 速度优势：在数字电路中，直接使用移位相加的方法实现乘法在速度上通常比通过软件或简单的逻辑运算（如在 Verilog 中直接写 a * b）要快得多。特别是在需要高速处理大量乘法运算的应用中，硬件乘法器能够显著提高系统的性能。虽然在 Verilog 中直接编写 a * b 对于小规模和对速度要求不高的情况可能足够，但在高性能、大规模的数字系统中，硬件乘法器的优势就显得尤为重要。5. 降低复杂度：对于一些复杂的系统，使用硬件乘法器可以简化整体设计的逻辑和控制，减少设计的复杂性和出错的可能性。
博客
Verilog HDL中reg有没有必要全部初始赋值？
10-03 374
但如果控制流需要复位，而数据流不会受到上电带来的随机值（x 态）影响，并且保留 x 态的传播有助于在波形上更快地发现错误以加快调试进程，同时没有复位逻辑的寄存单元还可以减少复位信号的扇出，对功耗、面积和布线都有好处，那么也可以选择不为某些数据流的 reg 赋初值。在 FPGA 设计中，虽然可以在声明 reg 变量时对其赋初值，或者通过复位来赋初值，但最好还是采用复位赋初值的方式。Verilog reg开始时不赋初值的话，仿真波形是z，虽然出结果时不影响，有没有必要一开始的时候直接reg赋初值？
博客
使用Verilog设计电路模块时，为什么推荐使用register out的方式？
10-03 142
1. 亚稳态：由于不同时钟域的时钟沿可能在时间上没有固定的关系，输入信号可能在不满足建立时间和保持时间要求的情况下被采样，导致信号进入亚稳态。3. 降低跨模块的时序风险：在进行 design partition（设计划分）时，如果前后两个模块时钟域不同，采用 register in（寄存器输入）可能会引入跨时钟域的问题。相比之下，register out 方式在处理不同时钟域的接口时，可以通过合适的同步机制（如双缓冲、握手信号等）来减少这些问题的发生，提高系统的稳定性和可靠性。
博客
FPGA Verilog HDL有什么奇技淫巧
10-03 418
5. 利用 ifdef 、 ifndef 等条件编译指令：针对不同的编译条件选择不同的代码段，方便进行代码的调试和不同配置的实现。2. 位拼接和位选择操作：例如 {a, b[7:0], c} 用于拼接不同位宽的信号， b[7:4] 用于选择信号的部分位。1. 利用 generate 语句生成重复的模块或逻辑：可以根据条件动态地生成电路结构，提高代码的灵活性和可复用性。6. 利用 always_ff 、 always_latch 等新的语法特性：在特定的场景下更清晰地表达电路的行为。
博客
国庆节快乐
10-01 250
祝大家国庆节快乐！
博客
如何用FPGA实现一个通信系统的发射端&接收机？
09-24 465
请注意，这只是一个非常基础的示例，实际的通信系统可能需要更多的功能和优化，如错误检测、校验和、流控制等。：用FPGA实现一个通信系统（5GHz频段，通信距离越10km）的发射端&接收机，如何规划学习路线？以下是一个简单的基于 FPGA 的通信系统发射端和接收端的 Verilog 代码示例，仅供参考。1. 数字信号生成：使用 FPGA 内部的逻辑资源生成要发送的数字信号，例如编码、调制等。1. 时钟管理：确保 FPGA 内部的时钟稳定和准确，以支持高速的数据处理。
评论 7
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值