FPGA 之 SOPC 系列(四)NIOS II 外围设备--标准系统搭建
今天给大侠带来今天带来FPGA 之 SOPC 系列第四篇,NIOS II 外围设备--标准系统搭建,希望对各位大侠的学习有参考价值,话不多说,上货。
本篇主要以一个标准硬件平台的搭建为例,介绍了Nios II处理器常用外围设备(Peripherals)内核的特点、配置,供读者在使用这些外设定制Nios II系统时查阅。这些外设都是以IP核的形式提供给用户的,用户可以根据实际需要把这些IP核集成到Nios II系统中去。
主要介绍:硬件结构;内核的特性核接口;SOPC Builder中各内核的配置选项。
以下为本篇的目录简介:
-
4.1 并行输入/输出(PIO)内核
-
4.2 SDRAM控制器内核
-
4.3 ram/rom片上存储
-
4.4 EPCS控制器内核
-
4.5 定时器内核
-
4.6 UART内核
-
4.7 JTAG_UART内核
-
4.8 lcd控制器
-
4.9 System ID内核
-
4.10 实战训练
4.1 并行输入/输出(PIO)内核
并行