FPGA设计中 Verilog HDL实现基本的图像滤波处理仿真

FPGA技术江湖

于 2021-01-21 05:24:06 发布

阅读量1k

点赞数

分类专栏： FPGA项目开发经验分享文章标签： fpga 图像处理图像滤波

本文链接：https://blog.csdn.net/qq_40310273/article/details/112915291

版权

FPGA项目开发经验分享专栏收录该内容

87 篇文章 6 订阅 ¥15.90 ¥99.00

订阅专栏

超级会员免费看

FPGA设计中 Verilog HDL实现基本的图像滤波处理仿真

今天给大侠带来FPGA设计中用Verilog HDL实现基本的图像滤波处理仿真，话不多说，上货。

1、用matlab代码，准备好把图片转化成Vivado Simulator识别的格式，即每行一个数据：

源码：

img = imread('E:\matlab\Images\2016-09-05-211710.jpg');
 if size(img,3)==3
    img = rgb2gray(img);
 end
 height = size(img, 1);
 width = size(img, 2);
 s = fopen('image2mem.txt','wb'); %opens the output file
 cnt = 0;
 for r=1:height
  for c=1:width
   cnt = cnt + 1;
   grey=img(r,c);
   greyb = dec2bin(grey,8);
   Outbyte =greyb(1:8);

   if (Outbyte(1:4) == '0000'

了解本专栏