奋斗的小孩系列 FPGA学习altera系列: 第十二篇 序列检测机设计

本文是作者郝旭帅分享的FPGA学习altera系列第十二篇,介绍了序列检测机的设计过程。文章详细讲解了设计思路、状态转移图、Verilog代码及仿真波形,旨在帮助初学者理解如何检测特定序列并触发同步高脉冲。通过实例,阐述了如何处理连续出现的序列以满足项目要求。
摘要由CSDN通过智能技术生成

奋斗的小孩系列 FPGA学习altera系列: 第十二篇 序列检测机设计

作者:奋斗的小孩 郝旭帅(转载请注明出处)

大侠好,欢迎来到FPGA技术江湖,江湖偌大,相见即是缘分。大侠可以关注FPGA技术江湖,在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源,或者一起煮酒言欢。

今天给大侠带来“FPGA学习系列altera"系列,持续更新。

此学习心得是本人之前所写,所用设计软件为Quartus II 13.1,现Quartus 新版本已更新到20+,以下仅供初学者学习参考。后续会更新其他系列,敬请关注。话不多说,上货。

 

第十二篇 序列检测机设计

对于每一个的小实验,我们都可以把它看作是一个小项目,逐步的去分析,设计,调试,最后完成功能。下面我们就开始我们的“小项目”。

项目名称:序列检测机。

具体要求:

  • 1.检测序列为:1101。

  • 2.检测出序列后发出同步高脉冲。

  • 3.若输入序列中出现·····1101101·····则输出两个同步高脉冲。

同步高脉冲:一个时钟周期的高电平。

通过分析上述的“项目名称”和“具体要

06-10 243
02-09 489
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值