FPGA系统性学习笔记连载_Day2-3开发流程篇之Quartus prime 18.0

本文是FPGA系统性学习笔记的Day2-3,介绍了使用Quartus Prime 18.0进行开发的详细流程,包括工程建立、Verilog代码编写、分析综合、仿真、程序下载和硬件验证。通过实例讲解了一个2输入与门的设计,涵盖了从代码编写到硬件验证的全过程。
摘要由CSDN通过智能技术生成

FPGA系统性学习笔记连载_Day2-3开发流程篇之Quartus prime 18.0

 

 

å¾ç

连载《叁芯智能fpga设计与研发-第2-3天》 【工程建立、verilog代码编写、分析综合、仿真、程序下载、程序固化】之 《quartus prime 18.0》

原创作者:紫枫术河 转载请联系群主授权,否则追究责任

这篇文章记录《Intel Cyclone IV》 系列的基本开发流程(我用的是quartus prime 18.0)

 

一、建立工程

1、打开quartus 18.0的新建工程向导

2、点击下一步

3、选择工程位置,输入工程名

06-10 243
02-09 489
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值