FPGA系统性学习笔记连载_Day18【线性系列机】之【Hello 通讯协议特定帧头检测实验】
本系列为FPGA系统性学习学员学习笔记整理分享,如有学习或者购买开发板意向,可加交流群联系群主。
连载《叁芯智能fpga设计与研发-第18天》 【线性系列机】之【Hello 通讯协议特定帧头检测实验】
原创作者:紫枫术河 转载请联系群主授权,否则追究责任
本实验实现,检测ascii的通信协议中,特定的帧头,检测到特定帧头“Hello”,输出该帧头信息。
一、状态机
检测 Hello 字符串的状态机
各个状态之间的转换条件如下图
二、verilog代码实现
module FSM_char_seqence_check(
input clk,