verilog
文章平均质量分 94
JingYuJingYuJingYu
这个作者很懒,什么都没留下…
展开
-
verilog - signed 符号数与无符号
#verilog #FPGAverilog - signed 符号数与无符号数计算文章目录verilog - signed 符号数与无符号数计算原码 、反码 、 补码的关系verilog 中的 signed不同的扩位方式结论主要参考:Verilog 中signed和$signed()的用法_长弓的坚持的博客-CSDN博客_$signed数字IC秋招面试专题(二)verilog的signed和unsigned_王_嘻嘻的博客-CSDN博客_verilog中signed和unsignedVeri原创 2022-05-14 22:08:48 · 1227 阅读 · 0 评论 -
HDLBits 刷题笔记 - Exams_ece241 2013 q8 - HDLBits
HDLBits 刷题笔记 - Exams_ece241 2013 q8 - HDLBits题目原文:Exams/ece241 2013 q8 - HDLBits题意Implement a Mealy-type finite state machine that recognizes the sequence “101” on an input signal named x. Your FSM should have an output signal, z, that is asserted to l原创 2022-04-27 09:46:18 · 989 阅读 · 3 评论