FPGA tips

1. parameter and define： http://xilinx.eetrend.com/blog/3547

    1.1    parameter在子模块中定义了

    eg：

    module    slaveModule

    ();

    parameter    ...

    endmodule

 

    module    masterModule

    ();

    slaveModule    #(数值)    I_slaveModule（）；

 

1.2    parameter未在模块中定义

eg：

    module        name

    #(parameter     paraName = x'dx)

    ();

    (可以直接使用paraName）

    endmodule

 

2. 双口RAM，单口RAM，fifo

    单口RAM：只有一组地址线，不能同时读写

    双口RAM：两组地址线，可以同时读写

    FIFO：可以同时读写

 

3. 关于时钟quartus生成的编译报告查找连接问题

        http://blog.chinaaet.com/songhuangong/p/35530。

 

4.锁存器

http://www.eefocus.com/liuyuxue/blog/13-11/300280_d7008.html