- 博客(2)
- 收藏
- 关注
原创 Verilog HDL数字设计与综合 学习笔记1(初步探入)
1.Verilog区分大小写 Verilog的关键字均是小写 2.一些关键字: 1)module endmodule:定义一个基本模块,两个关键字间的语句是对该模块的描述,定义模块方便复用 2)parameter:定义一个参数,增强模块的通用性 3)input output:指定输入输出(如果没有显式声明类型,默认为wire类型,如需要reg类型以存储值,需要显示声明) 4)assign:描述组合逻辑,输出只与当...
2021-07-08 21:41:05 250
原创 Verilog HDL数字设计与综合 学习笔记5(数据流建模)
1.连续赋值语句 连续赋值语句是数据流建模基本语句,用于对线网赋值,等价于门级描述,是从更高级的抽象角度对电路进行描述。 必须以关键字assign开始,语法如下: continuous_assign ::= assign [drive_strength ] [ delay3 ] list_of_net_assignments; list_of_net_assignments ::= net_assignment { , net...
2021-07-08 10:31:14 355
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人