- 博客(3)
- 收藏
- 关注
RSS订阅原创 常见错误集锦（1）
6.做数码管掩码时注意，mask不要直接修改位选值进行输出，可以通过sel暂存，seg_sel=sel|mask。写串口发送模块进行验证的时候发现，助手不断接受数据，且不符合预期值，最终发现是由于状态机进入非法状态。1.在顶层调用模块时，中间变量未定义，导致最后效果不对（quartus不报错）8.书写状态机时，default语句一定要写全（为空会产生意想不到的情况）。这里为空时，状态机不够健壮，状态很可能跳转到非法 状态，导致效果跑飞。7.注意移位操作，移位的时候注意位宽变化，左移会导致位宽增加。
2023-08-24 20:22:29
33
1
原创 可置数，设定闹钟的时钟设计
输入按键消抖后得到[3:0]key1，作为状态机的状态切换和value的改变条件，控制模块以[1:0]flag表示模式(设置当前时间还是设置闹钟)，输出value作为数字时钟置数来源或者闹钟源数据，数字时钟部分完成计时功能并判断flag输入,flag == 2’b10，value的值是进行数字时钟置数， flag == 2’b11时，vlaue是更新当前闹钟设置值。通过对进行当前时间和设置的闹钟时间进行比较，到达闹钟时间时输出flag_b=1,作为闹钟播放音乐的标志。按下key1时，flag=2’b11。
2023-08-07 11:20:05
182
1
原创 4s周期呼吸灯
us计满时，ms加一，ms计满时，s加一，s计满时flag翻转。flag用于led显示状态切换，产生于end_cnt_s。flag为0时，高电平占空比逐渐减小，实现重亮到暗；flag为1时，高电平占空比逐渐增加，实现重暗到亮。verilog代码：注释部分可用，修改为流水呼吸灯。仿真部分：通过传入更小数值进行仿真，减小仿真难度。us计时标志信号（实验中计数满值为2us）ms计时标志信号（实验中计数满值为2ms）s计时标志信号（实验中计数满值为2s）
2023-07-31 14:58:35
62
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人