《计算机组成原理》第7章 CPU的结构与功能

第7章 CPU的结构与功能

一、CPU的功能

CPU（Central Processing Unit，中央处理器）是计算机的核心部件，它犹如计算机的“大脑”，承担着众多关键功能。其基本功能和作用主要体现在以下几个方面：

1. 指令执行：CPU能够读取存储在内存中的指令，并按照指令的规定进行相应的操作。它依据指令集架构，对指令进行译码、执行，从而实现各种复杂的计算和数据处理任务。例如，执行加法指令时，CPU从内存中获取操作数，在内部进行加法运算，并将结果存储回指定位置。
2. 数据处理：负责对数据进行算术运算（如加、减、乘、除）和逻辑运算（如与、或、非、异或）。这使得计算机能够处理各种数值计算和逻辑判断任务，从简单的数学运算到复杂的数据分析和人工智能算法都离不开CPU的数据处理能力。
3. 控制协调：对计算机系统的各个部件进行控制和协调。它通过发出控制信号，指挥内存、输入输出设备等其他部件协同工作，确保整个计算机系统有条不紊地运行。例如，在读取数据时，CPU向内存发送读信号，控制内存将数据传输到指定的寄存器。
4. 程序控制：通过程序计数器（PC）来控制程序的执行流程。PC存储着下一条要执行指令的内存地址，CPU根据PC的值从内存中读取指令并执行，每执行完一条指令，PC的值自动递增，指向下一条指令的地址，从而实现程序的顺序执行。同时，CPU还能根据指令的执行结果进行条件跳转，实现程序的分支和循环等复杂控制结构。

二、CPU的结构

（一）CPU的结构框图

CPU的结构框图是对其内部各个功能部件及其连接关系的直观展示。一般来说，典型的CPU结构框图包含以下主要部分：

1. 算术逻辑单元（ALU）：负责执行算术和逻辑运算。它接收来自寄存器的操作数，进行相应的运算后，将结果送回寄存器或存储到内存中。
2. 控制器：是CPU的指挥中心，负责从内存中读取指令，对指令进行译码分析，生成控制信号，以协调和控制CPU内部以及与其他部件之间的数据传输和操作。
3. 寄存器组：包含多个寄存器，用于临时存储数据、地址和控制信息。不同类型的寄存器有特定的用途，如通用寄存器可用于暂存操作数和中间结果，程序计数器（PC）用于存储下一条要执行指令的地址，指令寄存器（IR）用于存放当前正在执行的指令等。
4. 内部总线：是连接CPU内部各个功能部件的通道，负责在它们之间传输数据、地址和控制信号。内部总线分为数据总线、地址总线和控制总线，数据总线用于传输数据，地址总线用于指定数据的存储地址，控制总线用于传输控制信号。

（二）算术逻辑单元和控制器

1. 算术逻辑单元（ALU）
   • 运算功能：ALU能够执行多种算术运算，如整数的加、减、乘、除运算，以及逻辑运算，如与、或、非、异或等。通过不同的控制信号，ALU可以选择执行不同的运算操作。
   • 数据处理流程：在进行运算时，ALU从寄存器组中获取操作数，将其送入运算电路进行相应的运算，运算结果再根据指令的要求送回寄存器组或存储到内存中。例如，执行加法运算时，ALU从两个指定的寄存器中取出操作数，相加后将结果存回另一个寄存器。
2. 控制器
   • 指令读取与译码：控制器首先从内存中按照程序计数器（PC）所指示的地址读取指令，并将其送入指令寄存器（IR）。然后，对指令进行译码，分析指令的操作码和操作数，确定指令要执行的具体操作。
   • 控制信号生成：根据指令的译码结果，控制器生成一系列控制信号，这些信号用于控制ALU的运算操作、寄存器之间的数据传输、内存的读写操作以及与其他外部设备的通信等。例如，对于一条内存读指令，控制器会生成相应的控制信号，使内存将指定地址的数据读出，并通过数据总线传输到指定的寄存器。
   • 程序流程控制：控制器通过修改程序计数器（PC）的值来控制程序的执行流程。在顺序执行指令时，PC自动递增指向下一条指令的地址；当遇到条件跳转指令时，控制器根据指令的条件判断结果，决定是否修改PC的值，从而实现程序的分支和循环。

（三）CPU的寄存器

1. 通用寄存器：数量较多，可由程序员灵活使用，用于暂存操作数、中间结果和地址等。不同的CPU架构中通用寄存器的数量和用途可能有所差异，但一般都能满足各种数据处理和运算的需求。例如，在进行复杂的数学运算时，可以使用多个通用寄存器分别存储操作数和中间结果，提高运算效率。
2. 程序计数器（PC）：始终保存着下一条要执行指令的内存地址。每当CPU执行完一条指令，PC的值会自动递增，指向下一条指令的地址。当遇到跳转指令时，PC的值会被修改为目标指令的地址，从而改变程序的执行流程。
3. 指令寄存器（IR）：用于存放当前正在执行的指令。控制器从内存中读取指令后，将其送入IR，以便对指令进行译码和执行。
4. 状态寄存器（PSW）：也称为程序状态字寄存器，用于记录CPU在执行指令过程中的状态信息，如运算结果的标志位（进位标志、溢出标志、零标志等）、CPU的工作模式（如用户模式、系统模式）等。这些状态信息可用于控制程序的执行流程和判断运算结果的正确性。

三、指令周期及其数据通路

（一）CPU的执行过程

1. 取指阶段：控制器根据程序计数器（PC）的值，从内存中读取一条指令，并将其存入指令寄存器（IR）。同时，PC的值自动递增，指向下一条指令的地址。
2. 译码阶段：指令寄存器中的指令被送到译码器进行译码，分析指令的操作码和操作数，确定指令要执行的具体操作。译码结果会产生一系列控制信号，用于后续的执行阶段。
3. 执行阶段：根据译码阶段产生的控制信号，CPU执行指令所规定的操作。这可能涉及到算术逻辑单元（ALU）的运算、寄存器之间的数据传输、内存的读写等操作。例如，对于一条加法指令，ALU会从指定的寄存器中取出操作数进行加法运算，将结果存回指定的寄存器。
4. 写回阶段：如果指令的执行结果需要存储，那么在执行阶段结束后，将结果写回到寄存器或内存中。例如，运算结果可能会被写回通用寄存器，以便后续指令使用。

（二）指令周期的基本概念

指令周期是指CPU从内存中取出一条指令并执行完毕所需要的全部时间。不同类型的指令由于其操作的复杂程度不同，指令周期也会有所差异。一般来说，指令周期由若干个机器周期组成，机器周期是CPU完成一个基本操作（如内存读写、算术运算等）所需要的时间。而每个机器周期又由若干个时钟周期组成，时钟周期是CPU的基本时间单位，由计算机的时钟信号决定。例如，一条简单的加法指令可能只需要几个机器周期就能完成，而一条复杂的乘法指令可能需要更多的机器周期。

（三）数据通路及其基本要素

1. 数据通路的定义：数据通路是指CPU内部数据从一个部件传输到另一个部件所经过的路径和逻辑电路。它是实现指令执行过程中数据流动的关键。
2. 基本要素
   • 运算部件：主要是算术逻辑单元（ALU），用于执行算术和逻辑运算，对数据进行处理。
   • 寄存器：包括通用寄存器、程序计数器、指令寄存器等，用于临时存储数据、地址和指令，为数据的传输和运算提供操作数和保存结果。
   • 总线：分为数据总线、地址总线和控制总线。数据总线用于在各个部件之间传输数据；地址总线用于指定数据的存储地址，以实现对内存或其他设备的访问；控制总线用于传输控制信号，协调各个部件的工作。
   • 控制逻辑：根据指令的译码结果生成控制信号，控制数据在数据通路上的流动方向和各个部件的操作顺序，确保指令能够正确执行。

（四）指令子周期的数据通路

不同类型的指令在执行过程中，其数据通路会有所不同。以典型的取指、译码、执行和写回等指令子周期为例：

1. 取指子周期：程序计数器（PC）的值通过地址总线送到内存，内存根据该地址将指令读出，通过数据总线传送到指令寄存器（IR），同时PC的值自动递增。
2. 译码子周期：指令寄存器中的指令被送到译码器进行译码，译码结果产生的控制信号用于后续执行阶段对数据通路的控制。
3. 执行子周期：根据指令的类型，数据通路会有不同的操作。例如，对于算术运算指令，操作数从寄存器通过数据总线送到ALU进行运算，运算结果再通过数据总线送回寄存器；对于内存访问指令，地址从寄存器通过地址总线送到内存，数据通过数据总线在内存和寄存器之间传输。
4. 写回子周期：如果指令执行结果需要存储，结果从相应的部件（如ALU的输出）通过数据总线送到目标寄存器或内存。

四、Pentium处理器

（一）特点

1. 高性能：采用了超标量流水线技术，能够在一个时钟周期内执行多条指令，大大提高了指令执行效率。例如，它可以同时执行整数运算指令和浮点运算指令，使得计算机在处理复杂任务时速度更快。
2. 多媒体扩展：增加了MMX（Multi - Media eXtensions）指令集，专门用于处理多媒体数据，如音频、视频等。这些指令可以对多个数据元素进行并行处理，提高了多媒体应用程序的性能。
3. 动态执行技术：包括分支预测、数据相关性分析和指令重排序等功能。分支预测可以提前预测程序的分支走向，减少流水线的停顿；数据相关性分析和指令重排序能够在不改变程序执行结果的前提下，调整指令的执行顺序，充分利用CPU的资源，提高执行效率。

（二）结构

1. 超标量流水线结构：Pentium处理器具有U和V两条整数流水线以及一条浮点流水线。U流水线可以执行所有的整数指令，V流水线只能执行简单的整数指令和一些MMX指令。这种超标量结构使得Pentium能够在一个时钟周期内同时发射多条指令，提高指令执行的并行度。
2. 高速缓存：包含一级高速缓存（L1 Cache）和二级高速缓存（L2 Cache）。L1 Cache分为数据缓存和指令缓存，分别用于快速存储经常访问的数据和指令，减少CPU对内存的访问次数，提高数据和指令的获取速度。L2 Cache则进一步扩大了缓存容量，提供更高的数据和指令命中率，增强了处理器的性能。
3. 浮点运算单元（FPU）：专门用于处理浮点运算，相比早期的处理器，其浮点运算能力得到了显著提升。它采用了更先进的算法和硬件结构，能够快速准确地执行各种浮点运算，满足了科学计算和多媒体应用等对浮点运算性能的需求。

五、Itanium微处理器

（一）特点

1. 64位架构：Itanium微处理器采用64位架构，相比32位处理器，能够支持更大的内存地址空间，可处理的数据量也更大。这使得它在处理大型数据库、科学计算和企业级应用等方面具有明显优势。
2. EPIC技术：即显式并行指令计算（Explicitly Parallel Instruction Computing）技术。通过编译器对指令进行分析和优化，将可以并行执行的指令组合成一个指令包，在处理器中并行执行，充分挖掘指令级并行性，提高处理器的性能。
3. 高性能浮点运算：具备强大的浮点运算能力，适合处理复杂的科学计算和工程设计任务。其浮点运算单元采用了先进的设计和优化技术，能够提供高带宽和低延迟的浮点运算处理。

（二）结构

1. 寄存器组：拥有大量的寄存器，包括通用寄存器和浮点寄存器等。丰富的寄存器资源为指令的并行执行提供了便利，减少了寄存器的争用，提高了处理器的性能。
2. 指令发射单元：支持多个指令的同时发射，能够根据EPIC技术的指令包，将指令快速分发到不同的执行单元进行并行执行。
3. 执行单元：包含多个整数执行单元和浮点执行单元，这些执行单元可以同时执行指令包中的指令，实现指令级并行处理。同时，Itanium微处理器还具备高效的缓存系统，包括一级和二级高速缓存，以提高数据和指令的访问速度。

六、SPARC处理器

（一）特点

1. 精简指令集（RISC）：SPARC处理器采用精简指令集架构，其指令集相对简单，指令格式规整，每条指令的执行周期较短。这使得处理器能够在一个时钟周期内完成一条指令的执行，提高了指令执行效率。
2. 可扩展性：设计具有良好的可扩展性，能够适应不同规模和性能要求的系统。从嵌入式系统到大型服务器，SPARC处理器都有相应的产品型号，满足了不同应用场景的需求。
3. 低功耗：在设计上注重功耗管理，通过优化电路设计和指令执行方式，降低了处理器的功耗。这使得它在对功耗敏感的应用场景，如移动设备和嵌入式系统中具有一定的优势。

（二）结构

1. 五级流水线结构：通常采用五级流水线，包括取指、译码、执行、访存和写回五个阶段。流水线技术使得指令能够连续执行，提高了处理器的吞吐量。
2. 寄存器窗口：SPARC处理器具有独特的寄存器窗口机制，它将寄存器分为多个窗口，每个窗口包含一组寄存器。在程序调用和返回时，通过切换寄存器窗口，可以减少寄存器的保存和恢复操作，提高了程序调用的效率。
3. 浮点运算单元：集成了浮点运算单元，能够高效地执行浮点运算指令。其浮点运算单元的设计与RISC架构相配合，实现了快速的浮点运算处理，满足了科学计算和图形处理等对浮点运算的需求。