SSD1963芯片引脚分布及其功能

SSD1963

1 接口介绍

80并口全称为8080并口协议是有因特尔公司提出的，除8080接口协议外还有摩托罗拉的6800接口协议，其不同在于控制器，如下
8080是通过“读使能（RE）”和“写使能（WE）”两条控制线进行读写操作
6800是通过“总使能（E）”和“读写选择（W/R）”两条控制线进行

很多MCU或者LCD模块外部接口一般采用并行方式,并行接口接口线的读写时序常见以下两种模式:
(1)8080模式。
这类模式通常有下列接口信号:

/RES（复位线），DB0~DB7(双向数据线),Ｄ/Ｉ（数据/指令选择线，1:数据读写,0:命令读写），CS（片选信号线，如果有多片组合,可有多条片选信号线）,/WR（MPU向LCD写入数据控制线）,/RD（MPU从LCD读入数据控制线）；

(2)6800模式。
在这种模式下,/RES、DB0~DB7、D/I的功能同模式(1),其他信号线为:R/W读写控制(1:MPU读, 0:MPU写)。
E,允许信号(多片组合时,可有多条允许信号线)。

M68是摩托罗拉的标准接口，I80是英特尔的标准接口
Lcd控制和传输数据所需管脚列表

管脚名称 功能描述
Reset 复位信号总线
CS 芯片选择管脚
RS（D/I） 命令/数据选择管脚
WR 写使能管脚
RD 读使能管脚
DB0-DB17 数据总线
IM0 IM0=0时为16位数据总线，IM0=1时为8为数据总线

The 6800 mode MCU interface consist of CS#, D/C#, E, R/W#, D[23:0], and TE signals (Please refer to
Table 6-1 for pin multiplexed with 8080 mode). This interface supports both fixed E and clock E scheme to
define a read/write cycle. If the E signal is kept high and used as enable signal, the CS# signal acts as a bus
clock, the data or command will be latched into the system at the rising edge of CS#. If the user wants to use
the E pin as the clock pin, the CS# pin then need to be fixed to logic 0 to select the chip. Then the falling
edge of the E signal will latch the data or command.

The 8080 mode MCU interface consist of CS#, D/C#, RD#, WR#, D[23:0] and TE signals (Please refer to
Table 6-1 for pin multiplexed with 6800 mode). This interface use WR# to define a write cycle and RD# for
read cycle. If the WR# goes low when the CS# signal is low, the data or command will be latched into the
system at the rising edge of WR#. Similarly, the read cycle will start when RD# goes low and end at the
rising edge of RD#.

2. 功能引脚

2.1 CONF引脚

by pulling the CONF pin to VSSIO, the MCUinterface will be configured as 6800 mode interface. If the CONF pin is connected to VDDIO, the MCUinterface will be configure in 8080 mode.

给CONF高电平配置为6800模式，给CONF低电平配置为8080模式

2.2 CLK引脚

TTL clock input. This pin should be tied to VSS if TTL clock input is not used

TTL时钟输入。如果不使用TTL时钟输入，则应将此这个引脚接到VSS。

2.3 XTAL_IN

Crystal oscillator input. This pin should be tied toVSS if not used
晶振输入引脚。如果不使用，则应将此引脚连接到到VSS。

2.4 XTAL_OUT

Crystal oscillator output. This pin should be floatingif not used
晶振输出引脚。如果不使用，则应将此引脚浮空。

2.5 D/C#

Data/Command select
数据/命令脚

2.1 CS#

Chip select
片选信号脚

2.2 E(RD#)

6800 mode: E (enable signal) 使能信号
8080 mode: RD# (read strobe signal) 读通道信号

2.1 R/W#(WR#)

6800 mode: R/W#
0: Write cycle 写周期
1: Read cycle 读周期
8080 mode: WR# (write strobe signal) 写信号

2.2 D[23:0]

Data bus. Pins not used should be floating
信号总线，不使用的时候应该浮空

2.3 TE

Tearing effect
撕裂效应

3 驱动引脚

3.1 LFRAME

Vertical sync (Frame pulse)
垂直同步（帧脉冲）

3.2 LLINE

Horizontal sync (Line pulse)
水平同步（行脉冲）

3.3 LSHIFT

Pixel clock (Pixel shift signal)
像素时钟（像素移位信号）

3.4 LDEN

Data valid
数据有效

3.5 LDATA[23:0]

RGB数据

3.6 GAMAS [1:0]

Gamma selection for panel
伽玛选择 设置对比度用

3.7 GPIO[3:0]

These pins can be configured for display miscellaneous signals or as general purpose I/O. Default as input
这些插脚可配置为显示其它信号或作为一般信号

3.8 PWM

PWM output for backlight driver
输出PWM波控制背光

4 控制引脚

4.1 CONF

MCU interface configuration
0: 6800 Interface
1: 8080 Interface

4.2 RESET#

Master synchronize reset
复位

5 电源引脚

Both 6800 and 8080 support 8-bit, 9-bit, 16-bit, 18-bit and 24-bit data bus. Depending on the width of the
data bus, the display data are packed into the data bus in different ways.
6800和8080的支持9位，8位，16位，18位和24位的数据总线。根据数据总线的宽度，显示数据封装成不同的
数据总线方式