Dylan9696-CSDN博客

转载状态机和时序图

第一部分：状态机1、认识状态机对象：静态属性(Property)和动态行为(Event)(怎么感觉有点像程序里面面向对象的概念)。状态：是指在对象的生命周期中满足某些条件、执行某些活动或等待某些事件的条件(condition)或状况(situation)。状态机图通过对类对象的生存周期建立模型来描述对象随时间变化的动态行为，也可以用来描述用例、协作和方法的动态行为，它是展示状态与状...

2019-04-27 21:59:31 3913

刚开始使用电流反馈型运放时，总会从资料上看到这样的信息：电流反馈型运放直流特性不好，适合放大高频的交流信号；带宽不因频率增加而减小，也就是没有增益带宽积的概念；再深一点，CFB运放的反馈电阻需为恒定的值。为了弄清楚这些问题，我看过很多英文应用手册。但看完之后，总觉得云里雾里，不知所云。终有一天，认真推导了电流反馈运放传递函数后恍然大悟，从理论上明白了电流反馈运放的原理。现在整理总结一下我的学习过程...

2019-04-26 01:18:35 10686 3

转载 Verilog_HDL的基本语法

Verilog HDL的基本语法前言Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，既可以用电路的功能描述也可以用元器件和它们之间的连接来建立所设计电路的Verilog HDL模型。Verilog模型可以是实际电路的不同级别的抽象...

2019-04-26 01:12:20 10846

原创电源设计文档

电源设计技术要求：输入电压：6~35v输出电压：1: +1.2V, 2.5A(ARM_Corefxd,FPGA_Core)。2: +1.35V, 0.6A(ARM_Core,用作超频)。3: +3.3V, 1.2A(ARM_IO,FPGA_IO)。4: ARM_RTC_1.2,0.1A(ARM_RTC)。5: +5V_L...

2019-04-26 01:06:49 533

原创频率相噪中相关公式、名词注释详解

1、nV/√Hz：如 5nV/sqrt(Hz) ：(LOW NOISE: 1nV/√Hz)该运放的噪声性能指标，表示每“根号Hz”带宽有5nV的噪声电压，如果信道带宽为1000000Hz，“根号”以后为1000（根号Hz），乘以5nV，可以算出具有5μV的噪声电压出现在这1MHz信号带宽中。2、信噪比：信噪比被定义为了“在设备最大不失真输出功率下信号与噪声的比率”信噪比的计量单位是dB，...

2019-04-26 01:05:03 3736

原创接地方式

单点接地—工作频率低（<1MHz）的采用单点接地式（即把整个电路系统中的一个结构点看作接地参考点，所有对地连接都接到这一点上，并设置一个安全接地螺栓），以防两点接地产生共地阻抗的电路性耦合。多个电路的单点接地方式又分为串联和并联两种，由于串联接地产生共地阻抗的电路性耦合，所以低频电路最好采用并联的单点接地式。为防止工频和其它杂散电流在信号地线上产生干扰，信号地线应与功率地线和机壳地线相绝缘。...

2019-04-26 01:03:06 769

原创提高相噪本底，降低晶振相噪损失的方法

1、提高相噪本底，降低晶振相噪损失的方法？a．输出隔离，阻抗匹配；b．主要是电源，其他芯片选型要关注底噪；c．模拟电源和数字电源尽量分开；d．器件需要选择低噪声的，一般远端好解决还是取决于源的自身，电平幅度和阻抗需要匹配，现在一般数字化处理，模电部分尽量用屏蔽盒，电源滤波是最重要的，纹波在100mV以下；e．单点接地，信号线越短越好，大电流线远离信号线，多层板隔离...

2019-04-26 01:02:13 1095

原创区分模拟电源、开关电源、数字电源

在电源设计中我们如何选择电源模块，那么选择的前提是，我们得了解各种电源，了解各种电源的区别，那样我们才可以正确的选择电源模块。模拟电源介绍模拟电源：即变压器电源，通过铁芯、线圈来实现，线圈的匝数决定了两端的电压比，铁芯的作用是传递变化磁场，（我国）主线圈在50HZ频率下产生了变化的磁场，这个变化的磁场通过铁芯传递到副线圈，在副线圈里就产生了感应电压，于是变压器就实现了电压的转变。模拟电源的缺...

2019-04-26 01:00:49 868

原创模拟地与数字地连接&0欧电阻作用

1、模拟地和数字地单点接地只要是地，最终都要接到一起，然后入大地。如果不接在一起就是"浮地"，存在压差，容易积累电荷，造成静电。地是参考0电位，所有电压都是参考地得出的，地的标准要一致，故各种地应短接在一起。人们认为大地能够吸收所有电荷，始终维持稳定，是最终的地参考点。虽然有些板子没有接大地，但发电厂是接大地的，板子上的电源最终还是会返回发电厂入地。如果把模拟地和数字地大面积直接相连，会导致互相...

2019-04-26 01:00:00 5277

原创 Verilog实现循环左移右移

例1：实现循环右移；reg[7:0]shifter;always@(posedgeclk)beginshifter<= {shifter[0],shifter[7:1]};end解释：每一次时钟上升沿来都是把原来的最低位往最高位搬移一次。例2：实现循环左移；reg[7:0]shifter;always@(posedgeclk)beginshifter<...

2019-04-26 00:56:54 9995

原创 Verilog学习笔记

Verilog学习笔记2018年11月13日星期二功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入Verilog学习...

2019-04-26 00:53:11 1222

qq_40964193的博客