- 博客(2)
- 收藏
- 关注
RSS订阅原创 学习笔记--Verilog HDL高级数字设计--第六章组合逻辑与时序逻辑的综合
组合逻辑与时序逻辑的综合综合引擎能够自动完成一组布尔函数的最简化，并将结果映射成能满足设计目标的硬件实现。（转换，优化，映射）本章将介绍如何编写易于综合的Verilog模型综合工具完成的工作：(1)检测并消除冗余项(2)查找组合反馈环路(3)利用无关紧要条件(4)检测出未使用状态(5)查找并消除等价状态(6)进行状态分配(7)在满足物理工艺的面积和/速度限制下，综合出最优多级逻...
2019-10-09 19:54:57
1521
原创 学习笔记--Verilog HDL高级数字设计--第五章用组合和时序逻辑的行为级别模型进行逻辑设计
学习笔记1--用组合和时序逻辑的行为级别模型进行逻辑设计行为建模行为级建模的数据类型组合逻辑的Verilog描述的对应形式触发器和锁存器的周期性行为模型数据流/寄存器传输级模型基于算法的模型插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的...
2019-10-05 21:25:32
1448
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人