学习笔记--Verilog HDL高级数字设计--第六章组合逻辑与时序逻辑的综合

最新推荐文章于 2024-05-14 22:03:39 发布

Wayneawinic

最新推荐文章于 2024-05-14 22:03:39 发布

阅读量1.5k

点赞数

分类专栏： # Verilog HDL高级数字设计文章标签：逻辑综合数字IC 可综合的Verilog模型

本文链接：https://blog.csdn.net/qq_41246520/article/details/102407076

版权

本文深入探讨Verilog HDL中的逻辑综合过程，包括组合逻辑和时序逻辑的综合策略。内容涵盖综合简介、Y形图、BFM、逻辑综合的关键算法如分解、因式分解、替代和消去，以及高级综合中的资源分配和调度。文章还详细讨论了如何处理组合逻辑中的无关紧要项，带锁存器和触发器的时序逻辑综合，以及状态机的综合要点和设计方法。

摘要由CSDN通过智能技术生成

组合逻辑与时序逻辑的综合

综合引擎能够自动完成一组布尔函数的最简化，并将结果映射成能满足设计目标的硬件实现。（转换，优化，映射）
本章将介绍如何编写易于综合的Verilog模型
综合工具完成的工作：
(1)检测并消除冗余项
(2)查找组合反馈环路
(3)利用无关紧要条件
(4)检测出未使用状态
(5)查找并消除等价状态
(6)进行状态分配
(7)在满足物理工艺的面积和/速度限制下，综合出最优多级逻辑实现。（该步既包括了最优化技术，又有工艺映射内容）

综合简介

Y形图

在这里插入图片描述

三个轴代表看数字电路的三种角度。
同心圆代表不同的抽象程度。
行为描述角度：我们只关心电路和系统的功能，不关心它的具体实现。换句话说，设计被看作是一个black-box，通过产生一些输出符号来响应一些输入符号来处理信息。最重要的是过去输出和当前输入的依赖性，但是输入、输出数据和一些时钟信号之间的时序关系也很重要。
结构描述角度：用组成电路的构件以及它们之间的连接方式（connectivity）作为研究电子电路的结构化方法。行为描述与结构描述之间存在一对多的关系。结构方案通常在电路复杂性、性能、能源效率以及其他实用性方面有所不同。
物理描述角度：我们关心各种硬件组组件和线如何安排在可用的空间中。
不同的抽象层次：
在这里插入图片描述
可以看出system和architecture抽象层次无时钟概念。

BFM

以下内容摘抄自我老师的微博：
http://blog.sina.com.cn/s/blog_5e9b181a0100y6lt.html
以做一个MAC的core为例（背板是PCI总线），那么我们需要一个MAC_BFM和PCI_BFM及PCI_BM（PCI behavior. model）。MAC_BFM的主要功能是产生以太网帧(激励源），随机的长度和帧头，内容也是随机的,在发送的同时也将其复制一份到PCI_BM中；PCI_BFM的功能则是仿PCI总线的行为，比如被测收到了一个正确帧后会向PCI总线发送一个请求，PCI_BFM则会去响应它，并将数据收进来；PCI_BM的主要功能是将MAC_BFM发送出来的东西与PCI_BFM接收到的东西做比较，由于它具有了MAC_BFM的发送信息和PCI_BFM的接收信息，只要设计合理，它总是可以自动地、完全地去测试被测是否工作正常，从而实现自动检测。
因此，BFM可以看作是总线接口的行为级模型，他用来测试接在总线上的module。因此，这个测试平台就是BFM。VMM测试模型和VCM模型也许里面就是这样的测试平台的功能集合还有对一些测试激励产生的模型