![](https://img-blog.csdnimg.cn/20201014180756926.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
真正的大咸鱼
仗剑当空千里去
展开
-
用两片74138译码器拼接成4-16译码器
要求:1.用2片3-8 译码器拼接成4-16 译码器2.仿真验证电路的正确性3.注意观察输出信号的毛刺(竞争冒险)步骤:1.打开Quartus II 9.1,新建项目,点击“New Project Wizard ”;u2.建立完项目后,点击“New File”——“Block Diagram/Schematic”,建立空白原理图文件;3.画原理图(双击原理图空白处或原创 2018-04-02 23:50:01 · 26285 阅读 · 3 评论 -
设计20进制计数器
要求:1。用161计数器芯片,设计一个M=20的计数器, 可以用多片上电后,对CLK信号,从0顺序计数到19,然后回绕到02.当计数值为19的CLK周期,溢出信号OV输出一个高电平,其他周期OV信号输出03.用波形仿真观察电路结果 步骤:1.建立工程“20-step counter”,并创建BWF空白原理图文件;2.在原理图上画出20进制计数器的原理图,由于74LS1...原创 2018-04-03 11:30:32 · 12349 阅读 · 1 评论