![](https://img-blog.csdnimg.cn/20190927151043371.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
高速接口
文章平均质量分 92
FPGA高速接口,PCIe,GTP,以太网
black_pigeon
想要成为一个FPGA工程师
展开
-
高速接口----JESD 204B(1)
前言最近两周在做一些关于高速ADC的东西,也算是接触到了一些新的东西,做技术的,就是要不断地学习新的东西才可以啊。调试的平台是zcu102+daq3。daq3是ADI推出的一个高速AD和DA的评估板。上面主要的芯片是ADC芯片AD9680,DAC芯片AD9152,时钟芯片AD9528。ADI的产品有一个好处就是开源的东西多,能够大大地减少手册阅读的时间。1. JESD204B 基本协议其实使用到ADI的东西,基本也就没有太去关注协议这些东西,只是简简单单的有个了解就行,在实际调试的时候,用的也是Xil原创 2021-10-11 16:35:28 · 10160 阅读 · 0 评论 -
FPGA基础----TLP包格式以及组包方法(1)
1. TLP包的包头在PCIe的系统中,TLP包的包头的结构有许多部分是相似的,通过掌握这些常规的包头,能够帮助我理解在PCIe总线上各个设备之间是如何来进行数据的收发的。下面的这个图在前面也见到过,是一个常用的请求包的格式。1.2 通用字段其中,通用的字段有:通用字段作用Fmt决定了包头是3DW还是4DW,TLP包是否包含数据Type决定了TLP包的类型,比如Mrd,Mwr,Cfg,Msg,Cpl,CpldTCTraffic Class,用于决定TLP包处原创 2021-04-01 20:30:24 · 7825 阅读 · 0 评论 -
FPGA基础----PCIE的结构与TLP包
1. 前言虽然在一个小团队里面,一般都不会深入这个底层来实现具体的TLP包,要么是Riffa,要么是XDMA。但是架不住面试的时候有人会问啊,这就很恼火了啊。那怎么办,还不是只有来看看基础。其实Github上还真是有人实现过如此底层的,一个开源项目是pcileech.说起来这个项目的一个用途是来做游戏破解的,像什么逃离塔克夫,吃鸡的硬外挂都是基于这个来做的。2. PCIe的拓扑结构下面的这个图就是现实的PCIe的拓扑结构,说句实在话,这个图里面包含的内容是巨他妈的多。2.1 PCIe总线上的设备原创 2021-03-30 00:51:43 · 5977 阅读 · 0 评论 -
高速接口----使用sfp完成以太网传输
最近在做以太网相关的东西,最近参考xapp1082完成了一个通过光口以太网完成数据传输的简单的例子。xapp1082的链接地址如下:xapp1082 xapp1082所对应的工程需要在xilinx的官网注册账号后进行下载。里面包含了ZYNQ中各种以太网的使用情况。xapp1082中介绍了4中以太网的应用。如下表:名称作用pl_eth_1000basex使用AXI Ethernet 完成通过sfp完成以太网的使用 协议为1000BaseXpl_eth_sgmii使用AX原创 2020-08-13 16:25:19 · 6211 阅读 · 5 评论 -
高速接口----7系列收发器GTP(1)
最近在做以太网相关的东西,其中一个其中想要使用MAC通过光电转换模块来完成数据的收发。在Artix7系列FPGA当中,有GTP这个高速收发器。我手上的板子上的核心芯片是ZYNQ7015,这是一个带一个QUAD的ZYNQ FPGA,上面的收发器是GTP。对于其他稍微高端一点的ZYNQ上带有收发器应该是GTH/GTX的。但是,只是实现一个千兆网,使用GTP应该是足够了。因此需要了解收发器的使用。UG482整体结构 因为手上的ZYNQ芯片带有的收发器是GTP,因此需要参考的手册是ug482,对于GTH原创 2020-08-10 19:26:26 · 6901 阅读 · 6 评论 -
高速接口----使用Aurora8b10b完成光口收发数据(2)
1 Aurora复位 从手册上可以得知,Aurora的IP的复位需要关注的信号有reset,gt_reset等,在不同模式下,IP和生成的复位信号是不一样的。模式信号全双工reset : 系统复位gt_reset : 收发器复位单工模式tx_system_reset :发送端口复位 rx_system_reset : 接收端口复位 在设计复位的时候,是需要遵守相关的时序才可以的。1.1 全双工模式下的复位1.1.1 reset复位时序 在全双工模式的复位下原创 2020-06-11 10:55:42 · 8685 阅读 · 18 评论 -
高速接口----使用Aurora8b10b完成光口收发数据(1)
Aurora 介绍 Xilinx的高速收发器是以QUAD为单位的,每一个Q里面有4个channel,每个channel都可以分配给特定的资源使用,比如在一个Q里,可以将4个channel全部分配给PCIe设备,配置成一个PCIe-X4的端设备,也可以将其中的某些通道分配给特定的资源,比如分配两个高速收发器给到光口,其中一个收发器给到PCIe,最后一个给到SSD控制都是可以的。分配到的高速收发器的数量越多呢,传输的效率也就越高。 Aurora8b10b 是 xilinx 自定义的一个高速接口协议,应用原创 2020-06-09 23:44:07 · 6683 阅读 · 5 评论 -
基于Riffa框架开发PCIe
使用Riffa框架来进行PCIE的开发能够免去对底层逻辑的深入了解,快速地实现一个PCIE的应用。原创 2020-04-30 17:43:02 · 8283 阅读 · 9 评论