- 博客(5)
- 收藏
- 关注
RSS订阅原创 XILINX FPGA CLB的基本结构（7系列）
本文章大致说明了XILINX FPGA（7系列）CLB可编程逻辑单元的构成，并讲述了在实际vivado工程中如何查看CLB的结构
2024-03-27 22:10:00
158
原创 Verilog 2选1选择器及其综合结果 基于vidado
2选1选择器及其综合结果本篇文章是我本人的理解，我也还是在学习中，有不对的地方欢迎指出。使用的工具为vivado,首先说一下 FPGA 内部的三大主要资源，分别为 （1）可编程IO资源、（2）布线资源、（3）可编程逻辑单元CLB，（注意:这是三大主要资源，还有别的资源，具体上网查找，有很多资料）。其中，可编程逻辑单元CLB最丰富，由两个SLICE构成，SLICE有SLICEL（L：Logic）和SLICEM（M：Memory）之分，具体的就去网上找找吧，很多资料说明结构，我就不说了，SLICEL和SL
2021-06-21 23:49:15
4361
转载 典型FPGA的开发流程
这是我在网上看到的一篇感觉很好的文章，文章详细的介绍了FPGA的开发流程，为了方便自己学习，在此记录下来，文章的原地址为(http://www.elecfans.com/pld/1244945.html)，如有侵权，请私信我删除。
2021-06-19 22:33:07
317
原创 AD7961回波时钟模式使用时的个人错误记录
AD7961为ADI公司的产品，其使用方法在datasheet中给的很明确。AD7961在回波时钟接口模式下的数字操作如图所示。该接口模式因为仅需要在数字主机端使用一个移位寄存器，所以支持多种数字主机(例如： FPGA、移位寄存器和微控制器)。在每个AD7961与数字主机之间，需要三个LVDS引脚(D±、 CLK±和DCO±)。时钟DCO±是时钟CLK±的缓冲副本，与数据时钟D±同步； D±在DCO± (tD)的下降沿更新。通过电路板和数字主机在D±与DCO±之间维持良好的传输延迟，移位寄存
2020-07-18 23:30:58
1046
2
原创 verilog 多路选择器 multiplexer
verilog 多路选择器 multiplexer自己写了一个多路选择器，写的端口数量太多，所以是用来看行为级仿真的。// An highlighted blockmodule multiplexer36_1(input clk,input rst_n,input [7:0]command,input [31:0]ad_1 ,input [31:0]ad_2 ,input [31:0]ad_3 ,input [31:0]ad_4 ,input [31:0]ad_5 ,input [
2020-07-18 22:54:44
1319
2
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人