《计算机组成原理》第四章：存储器【知识点总结】

1.概述

1.1 存储器分类

DMA: I/O与存储器的直接存取方式

从不同的角度对存储器来进行分类：
存储器的存储内容也就是“0”和“1”，所谓存储介质的不同，也就是表示01的方式不同。

• 半导体存储器
  双极型TTL半导体：高速
  MOS半导体：高集成度、制造简单、成本低廉、功耗小 — 被广泛应用

• 磁存储器(磁表面 + 磁芯)
  

• 光盘存储器
  
  1.1.2 按存取方式分类

• 随机存储器(RAM,Random Access Memory)
  

• 只读存储器(ROM,Read Only Memory)
  

• 串行访问存储器
  

• 按在计算机中的作用分类
  内存(高速缓冲存储器+主存储器)、外存(闪存+辅助存储器) - 这里的内和外是指主机内、主机外
  

---

1.2 存储器的层次结构

虚拟存储器: 位于主存-辅存之间的一级虚拟的存储器，实际上并不存在，在os的课程中会详细说明。

---

---

2.主存储器

2.1 概述

现代计算机的主存都由半导体集成电路构成，图中的驱动器、译码器和读写电路均制作在存储芯片中，而MAR和MDR制作在CPU芯片内。存储芯片和CPU芯片可通过总线连接。

2.1.1 主存中存储单元地址的分配

主存各存储单位的空间位置是由单元地址号来表示的，而地址总线是用来指出存储单元地址号的，根据该地址可读出或写入一个存储字。
不同的机器存储字长的是不同的，一个字节八个二进制位，因此存储字长都取8的倍数。
通常计算机系统既可按字寻址，也可以按字节寻址。

2.1.2 主存的技术指标

• 存储容量
  
• 存取速度
  
• 存储器带宽
  

---

2.2 半导体存储芯片简介

• 半导体存储芯片的基本结构
  半导体存储芯片采用超大规模集成电路（Very Large Scale Integration Circuit，VLSI）制造工艺，在一个芯片内集成具有记忆功能的存储矩阵(保存0和1)、译码驱动电路、读\写电路。

地址线是单向输入的，其位数与芯片的容量有关。
数据线是双向的(有的芯片可用成对出现的数据线分别作用输入或输出)，其位数与芯片可读出或写入的数据位数有关，其位数与芯片的容量有关。
地址线和数据线共同来反应存储芯片的容量，比如地址线10根，数据线4根，芯片容量为2¹⁰ x 4 = 4K位
控制线主要有读\写控制线和片选线两种，不同存储芯片的读\写控制线和片选线可以不同。

• 半导体存储芯片的译码驱动方式
  半导体存储芯片译码驱动方式有两种：线选法、重合法
  
  
  
  

---

2.3 随机存取存储器

• 静态RAM(Static Random Access Memory,SRAM)

1. 静态RAM基本单元电路
存储器中用于寄存0和1代码的电路称为存储器的基本单元电路，如下图是一个由6个MOS管组成的基本单元电路：

图中T₁ ~ T₄是一个由MOS管组成的触发器基本电路，T₅、T₆犹如一个开关，受行地址选择信号控制。
由T₁ ~ T₄这6个MOS管共同构成一个基本单元电路。T₇、T₈受列地址选择控制，分别与位线A^/和A相连，它们并不包含在基本单元电路内，而是芯片内同一列的各个基本单元电路所共有的。
假设触发器已存有1信号，即A点为高电平。当需读出时，只要使行、列地址选择信号有效，则使T₅、T₆、T₇、T₈均导通，A点高电平通过T₆后，再由位线A通过T₈作为读出放大器输入信号，在读选择有效时，将1信号读出。
由于静态RAM是用触发器工作原理存储信息，因此即使信息读出后，它仍保持其原状态不需要再生。但电源掉电时，原存信息丢失，故它属易失性半导体存储器。

【该处还有静态RAM的知识点未学习】

• 动态RAM(Dynamic Random Access Memory,DRAM)

1. 动态RAM的基本单元电路
常见的动态RAM基本单元电路有三管式和单管式两种，它们的共同特点都是靠电容存储的原理来寄存信息。若电容上存在足够多的电荷表示存1，电容上无电荷表示存0。
电容上的电荷一般只能维持1~2ms，因此即使电源不断电，信息也会自动消失。为此，必须在2ms内对其所有存储单元恢复一次原状态，这个过程称为再生或者刷新。由于它与静态RAM相比，具有集成度更高，功耗更低等等特点，目前被各类计算机广泛应用。




【这里还有动态RAM的知识点未学习】

• SRAM和DRAM的比较
  DRAM的优点：
  ① DRAM和集成度远高于SRAM(在同样大小的芯片中)
  ② DRAM行、列地址按先后顺序输送，减少了芯片引脚，封装尺寸也减少
  ③ DRAM的功耗比SRAM小
  ④ DRAM的价格比SRAM低
  DRAM的缺点：
  ① DRAM的速度比SRAM低
  ② DRAM需要再生，所以需要配置再生电路，也需要消耗一部分的功率

通常Cache是用SRAM，主存是用DRAM实现的。

---

2.4 只读存储器

按照ROM的原始定义，一旦注入原始信息就不能改变，但随着用户的需要，总希望可以改变ROM内的原始信息，这就出现了PROM，EPROM、EEPROM、Flash Memory。

• 掩模ROM(MROM)：最原始的ROM，Only Read，Not Write
  

• PROM(一次可编程ROM)：可以进行一次编程
  
  

• EPROM(可擦拭可编程ROM)：可以由用户对所存信息作任意次的修改
  EPROM有两种改写方法：
  1.紫外线照射，但是擦除的时间比较长，而且不能对个别需改动的单元进行单独擦除或者重写
  2.电气方法将存储内容擦除，再重写，在联机条件下，用字擦除方式或页擦除方式，既可局部擦写，又可全部擦写，这种EPROM就是下面的EERPOM

• EEPROM(带电可擦拭可编程ROM)

• Flash Memory(闪速存储器，也称快擦型存储器)
  这是在EPROM和EEPROM工艺基础上产生的一种新型的、具有性能价格比更好、可靠性更好的可擦写非易失性存储器，既有EPROM的价格便宜、集成度高的优点，又有EEPROM电可擦除重写的特性。
  它具有整片擦除的特点，其擦除、重写的速度快，已经具备了RAM的功能，可与CPU直接进行连接。
  另外，它还具有高速编程的特点。
  在需要周期性地修改存储信息的应用场合，闪速存储器是一个极为理想的器件，因为它至少可以擦写/编程10000次，这足以满足用户的需要。它比较适合于作为一种高密度、非易失的数据采集和存储器件。在便携式计算机、工控系统及单片机系统中得到大量应用，近年来已将它用于微型计算机中存放输 入输出驱动程序和参数等。
  非易失性、长期反复使用的大容量闪速存储器还可以替代磁盘。

---

2.5 存储器与CPU的连接

2.5.1 存储容量的扩展
单个的存储芯片容量总是有限，所以只要一个存储芯片很难满足实际需求，所以必须将若干芯片组合在一起组成足够容量的存储器，这称作存储容量的扩展，通常有三种方式：位扩展、字扩展、字位同时扩展。

存储容量：存储字的数量 x 存储字长

• 位扩展
  
  
• 字扩展
  
  
• 字、位同时扩展
  
  
  2.5.2 存储器与CPU的连接
  存储器与CPU之间的连接就是通过片与片之间的：地址线、数据线、控制线。
• 地址线的连接
  存储芯片的容量不同，其地址线数也不同，CPU的地址线数往往比存储芯片的地址线要多，通常总是将CPU的地址线的地位与存储芯片的地址线相连，CPU地址线的高位要不就是存在存储芯片中作为备用，或者就是作为其他的用途。
• 数据线的连接
  CPU的数据线数与存储芯片的数据线数也不一定相等，此时对存储芯片进行扩位，使其数据位数与CPU的数据线数相等。
• 读/写命令线的连接
  CPU读/写命令线一般可以直接与存储芯片的读/写控制端相连，通常，高电平为读，低电平为写。有些CPU的读/写命令线是分开的，此时CPU的读命令线应与存储芯片的允许读控制端相连，而CPU的写命令线则应与存储芯片的允许写控制端相连。
• 片选线的连接
  片选线的连接是CPU与存储芯片正确工作的关键。存储器由许多存储芯片组成，哪一片被选中完全取决于该存储芯片的片选控制端CS是否能接收到来自CPU的片选有效信号。
• 合理选择存储芯片
  合理选择存储芯片主要是指存储芯片类型(RAMorROM)和数量的选择，通常会选用ROM存放系统程序、标准子程序和各类常数等，RAM是为用户编程设置的。此外，在考虑芯片的数量时，要尽量使连线起来简单方便。
  【这里还有三道例题 — 待学习】

---

2.6 存储器的检验

在计算机的运行过程中，可能会在存储过程中出现各种差错，为了能够及时的发现错误并纠正，通常可将原数据配成汉明编码。

编码的最小距离：
任意两组合法代码之间 二进制位数 的 最少差异
编码的纠错、检错能力与编码的最小距离有关
L - 编码的最小距离
D - 检测错误的位数
C - 纠正错误的位数

汉明码是具有一位纠错能力的编码
汉明码的组成：

• 采用奇偶校验
• 采用分组校验
• 分组一种非划分的方式

汉明码的纠错过程
【待学习】

---

2.7 提高访存速度的措施

提高访存(主存)速度的措施：

1. 找高速元件
2. 采用层次结构
3. 调整主存的结构

下面是几种不同的主存结构：

• 单体多字系统
  
• 多体并行系统
  
  【待学习】
  多体模块存储器不仅要与CPU交换信息，还要与辅存、I/O设备，乃至I/O处理机交换信息。因此，在某一个时刻，决定主存的究竟与哪个部件交换信息必须由存储器控制部件(存控)来实现。存控具有合理安排各部件请求访问的顺序以及控制主存读/写操作的功能，下面就是一个存控的基本结构图：
  

排队器请求源的优先级别确定原则：

1. 对易发生代码丢失的请求源，应列为最高优先级，例如，外设信息最易丢失，优先级最高。
2. 对严重影响CPU工作的请求源，给与次高的优先级，否则会导致CPU的工作失常。

• 采用高性能存储芯片
  这是提高主存速度的措施之一(也属于调整主存结构)，DRAM比较适合用于主存芯片，为了进一步提高DRAM的性能，人们开发了许多对基本DRAM结构的增强功能，出现了SDRAM，RDRAM、CDRAM。

1. SDRAM(Synchronous DRAM,同步DRAM)
   一般的DRAM是属于异步的，也就是CPU和主存进行信息交换时，CPU会等待主存，但是SDRAM可以让CPU不再等待，在主存还没有把信息取出来的时候，CPU可以去做别的工作，效率大大提升。
   而且还支持猝发访问模式，即CPU发出一个地址就可以连续访问一个数据块(通常为32个字节)，SDRAM的芯片内还可以包含多个存储体，这些存储体可以轮流工作，提高访存速度。
   现在还出现了双数据速率的SDRAM(Double Data Rate,DDR-SDRAM)，它是SDRAM的增强型，可以每个周期两次向CPU送出数据。
2. RDRAM(Rambus DRAM)
   主要解决了存储器的带宽问题，通过高速总线获得存储器请求。
3. CDRAM(Cache DRAM)

---

---

3.高速缓冲存储器

3.1 概述

• 2. Cache的工作原理
  
  
  当CPU需要与存储器进行信息交换时，有两种情况：

1. CPU访问Cache命中
   如果Cache中有CPU需要的数据或指令，则直接从Cache中取出
2. CPU访问Cache不命中
   如果Cache没有，则需要从主存中取出主存块放入Cache，然后再从Cache中取出
   如果主存块已经调入缓存块，则称为主存块与缓存块之间建立了对应关系。

Cache的容量和块长是影响Cache效率的重要因素，衡量效率的因素就是命中率。

• 3. Cache的基本结构

• 4.Cache的改进
  Cache刚出现时，只有一个缓存，近年来普遍采用多个Cache。

1. 增加Cache的级数
2. 将统一的Cache变成分立的Cache

• 单一缓存和多级缓存
  CPU和主存之间只有一个缓冲，这个缓冲直接与CPU制作在同一个芯片内，所以也称为片内缓存。
  由于第一级缓存在芯片内部，所以容量有限，然后又出现了多级缓存，一般是放在芯片的外面。
• 统一缓存和分立缓存
  统一缓存是指将指令和数据都放在同一缓存内。
  分立缓存是值将指令和数据分开放在两个不同的缓存内，一个叫做指令Cache，一个叫做数据Cache。

---

3.2 Cache-主存地址映射

由主存地址映射到Cache地址称为地址映射。
地址映射的方式有很多：
直接映射(固定的映射关系)、全相联映射(灵活性大的映射关系)、组相联映射(固定和灵活的折中方式)

---

3.3 替换策略

这里的替换本质上和操作系统里面学习的主存和辅存之间的替换其实是一样的，当主存中没有所需要的内容时，就会引发缺页中断，此时就会从辅存中换入到主存，那主存也会换出，要保证尽可能少的换入换出(这里的交换还涉及到磁盘，所以速度会很慢)就需要选择一个适合的替换算法，同样的，到计算机组成原理的存储器这一章的替换策略也是一样的，当CPU对高速缓存没有命中，那么CPU就会去访问主存，把需要的块放入到缓存中，缓存中就需要换出一块，也要保证尽可能少的换入换出，其实也就是要提高命中率，所以才会有替换策略(算法)。

• 1. 先进先出FIFO算法 — 简单，但是没有提高命中率
• 2. 最近最少LRU使用 — 相对复杂，但是只是一种理论上的算法，需要退而求其次使用最近没有使用算法，提高了命中率
• 3. 随机法 — 简单，但是没有提高命中率

---

---

4.辅助存储器

4.1 概述

辅助存储器因为是处在主机(CPU+缓存+主存)外面，所以也被称为外存，它与主存一起组成了存储器系统的主存 - 辅存层次，辅存一般是非易失性的的存储器，而主存大多是由半导体芯片构成的，而且还是半导体中的易失性材质组成的存储器。

常见的辅助存储器有：
磁表面存储器：磁盘(软盘+硬盘)、磁带
光信息存储器：光盘

磁表面存储器的主要技术指标

• 记录密度：单位长度内所存储的二进制信息量
• 存储容量：外存所能存储的二进制信息总数量
• 平均寻址时间t_a：（平均寻道时间t_aa + 平均等待时间t_wa） / 2
• 数据传输率：单位时间内磁表面存储器向主机传送数据的位数或字节数
• 误码率：这是衡量磁表面存储器出错概率的参数，它等于从辅存读出时，出错信息位数和读出信息的总位数之比

---

4.2 磁记录原理和记录方式

• 磁记录原理：磁表面存储器通过磁头和记录介质的相对运动完成读/写操作。
• 磁记录方式：也称编码方式，它是按某种规律将一串二进制数字信息变换称磁表面相应的磁化状态。

---

4.3 硬磁盘存储器

• 硬磁盘的种类
  盘片是由硬质铝合金材料制成的，其表面涂有一层可被磁化的硬磁特性材料。
  按磁头的工作方式可分为固定磁头磁盘存储器和移动磁头磁盘存储器。
  按磁盘是否具有可换性可分为可换盘磁盘存储器和固定盘磁盘存储器。

温切斯特磁盘是一种可移动磁头的固定盘片的磁盘存储器，简称温盘。它是目前用的最多广，最有代表性的硬磁盘存储器。

• 硬磁盘的结构
  由三大部分组成：1.磁盘驱动器 2.磁盘控制器 3.盘片
  
• 硬磁盘存储器的发展动向

1. 半导体盘
2. 提高磁盘记录密度
3. 提高磁盘的数据传输率和缩短平均存取时间
4. 采用磁盘阵列RAID
5. 硬磁盘的磁道记录格式

---

4.4 软磁盘存储器

软磁盘与硬磁盘在存储原理和记录方式上是相同的，但是在组成结构上有较大的差别：

1. 硬盘转速高，存储速度快 — 软盘转速低，存取速度慢
2. 硬盘由固定磁头、固定盘片、盘组等结构组成 — 软盘由可动磁头、可换盘片等组成
3. 硬盘的读写是通过浮动磁头，磁头不直接接触盘片 — 软盘的读写磁头会直接接触盘片
4. 硬盘系统及其盘片价格比较贵，大部分的盘片不能互换 — 软盘的价格相对便宜，盘片可以互换，所以方便保存、使用更加灵活
5. 硬盘对环境要求苛刻，必须采用超净措施 — 软盘对环境的要求不苛刻

然后还需要知道一点的就是，现在软盘这玩意儿已经被淘汰了。

---

4.5 磁带存储器

磁带和磁盘一样都属于磁表面存储器，所以记录原理和方式和磁盘是一样的。但是从存储方式来看就不同了：
磁盘是属于直接存取设备，给出C(柱面)、H(磁头)、S(扇区)就能直接进行读/写操作。
磁带是属于顺序存取设备，磁带上的文件是按磁带的头尾顺序存放的。
一个是O(1)的时间，一个是O(n)，那么显而易见，磁带的存取时间要长。
但是磁带的容量可以搞的比较大，而且格式统一、便于交换，因此，磁带存储器仍然是一种用于脱机存储的后备存储器。

磁带存储器由磁带和磁带机两部分组成

---

4.6 循环冗余校验码

磁表面存储器由于磁介质表面的缺陷、尘埃等原因，致使出现多个错误码。循环冗余校验码(Cyclic Redundancy Check,CRC)可以发现并纠正信息在存储或传送过程中连续出现的多位错误代码。因此，CRC校验码在磁介质存储器和计算机之间通信方面得到广泛应用。
CRC码是基于模2运算而建立编码规律的校验码。

---

4.7 光盘存储器

光盘(Optical Disk)是利用光学方式进行读/写信息的圆盘。
应用激光在某种介质上写入信息，然后再利用激光读出信息，这种技术被称为光存储技术。如果光存储使用的介质是磁性材料，积利用激光在磁记录介质上存储信息，就称为磁光存储。
第一代光存储是采用非磁性介质进行光存储的技术
第二代光存储在第一代光存储技术上发展起来的的磁光存储技术 – 可擦除重写

光盘的种类：

1. 只读型光盘(CD-ROM)
2. 只写一次型光盘(WORM)
3. 可擦写型光盘

光盘的存储原理：
利用激光束在记录表面上存储信息，根据激光束和反射光的强弱不同，可以实现信息的读/写。

光盘存储器的组成：
和磁盘很相似，由盘片、光盘驱动器、光盘控制器组成。