- 博客(1)
- 收藏
- 关注
原创 调试LVDS(DDR)输出模式的ADC时噪声很大的几种原因
本文记录了笔者调试采样率125Msps的某款ADC时遇到的各种现象和解决方法,希望能帮到看到这篇文章的人。主要是讲一下和FPGA接口的各种问题。时序问题;码制问题(反码和补码)。
2023-12-05 19:07:32 392 1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人
本文记录了笔者调试采样率125Msps的某款ADC时遇到的各种现象和解决方法,希望能帮到看到这篇文章的人。主要是讲一下和FPGA接口的各种问题。时序问题;码制问题(反码和补码)。
2023-12-05 19:07:32 392 1
TA创建的收藏夹 TA关注的收藏夹
TA关注的人