RISC-V V向量指令集学习笔记——访存指令

最新推荐文章于 2024-04-20 15:02:37 发布
最新推荐文章于 2024-04-20 15:02:37 发布
阅读量3.4k 收藏 21
点赞数 2
文章标签： risc-v 学习
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_41724469/article/details/126158562
版权

前言

为什么需要向量（矢量）指令集？

一般的处理器都是单指令单数据（SISD），处理数据能力有限。在面向人工智能领域，需要进行大量的矩阵运算、向量运算，已经难以满足计算需求，因此需要提高指令处理效率，一条指令处理多个数据，即SIMD。

SIMD指令和RV扩展的向量指令的区别？

SIMD指令中向量为固定长度，RV-V中的向量长度可由CSR某些位设置，更灵活；

寄存器大小可以设置，固定的寄存器文件空间可由用户自己切割

CPU中SIMD的向量运算如何执行？

图中，v1/v2/v3表示不同的向量寄存器，可以看到，一个向量寄存器可以存放多个元素，同时进入多个ALU中进行运算。

一、概念

VLEN：向量寄存器位宽

ELEN：单个向量元素最大位宽

SEW：一个选定元素位宽

EEW：指令实际操作的有效元素位宽 一般情况SEW=EEW 或EEW=nSEW

LMUL:一个寄存器组中寄存器的个数（要求寄存器中每个元素位宽为SEW，可取分数值，LMUL=1/2,1/4,1/8,1,2,4,8等）

EMUL: 寄存器中元素位宽为EEW时寄存器组中寄存器个数 其中，LMUL/SEW=EMUL/EEW

SEWLMUL1min:LMUL=1时SEW能取得最小值

SEWLMUL1max: LMUL =1时SEW能取到得最大值 一般=VLEN

VLMAX：一条向量指令可以操作的元素最大个数 VLMAX=LMUL×（VLEN/SEW）

field: 由EMUL个寄存器组成的寄存器组

NFIELDS：一个segment的field数量

二、访存向量指令格式

Load：

Store：

均为三种指令格式，分别对应三种寻址方式。

其中，目标寄存器Vd一定是向量寄存器，基址（源寄存器rs1)一定是整型寄存器。

  • load指令op为0000111；store指令op为0100111
  • width: 数据位宽 与mew共同决定了EEW的大小
  • mew:width的扩展字段
  • mop:寻址方式 00：单元步幅 01：乱序index 10:恒定步幅 11：顺序index
  • vm:是否使用掩码
  • nf:用于segment模式下field大小

指令汇编形式：

  • vle/vse+bit.v vd/vs3, (rs1) :单元步幅连续寻址 rs1内的地址每次按一个元素位宽（字节为单位）增加
  • vlse/vsse+bit.v vd/vs3, (rs1), rs2, vm : 恒定步幅连续寻址 rs2中存储的是有符号步幅增量
  • vluxei/vluxei+bit.v vd/vs3, (rs1), vs2, vm: 乱序index索引寻址 vs2中存储的是地址偏移量 vd/vs3中为参与访存的数据

三、寻址方式

  1. 单元步幅连续寻址

访存数据的地址每次顺序递增。扩展模式由lumop/sumop[4:0]决定。

lumop：

  • 00000: 单元步幅Load
  • 01000: 单元步幅，全寄存器load
  • 01011: 单元步幅，掩码load,EEW=8
  • 10000: 单元步幅，FOF 仅错误优先load

sumop:

  • 00000: 单元步幅store
  • 01000:单元步幅，全寄存器Store
  • 01011: 单元步幅，掩码Store,EEW=8

1) 掩码load/store

将目标寄存器中数据作为掩码

EEW=8

2）FOF Load模式

若load元素为0，响应异常且vl不变

若load其他元素，不响应异常，vl更新为出现异常的元素的index

对于外部中断，响应中断，将vstart设置为中断位置元素的index值

3）全寄存器load/store

读写整个向量寄存器组。load指令EEW由mew＋width决定；store指令EEW=8bit

该模式主要应用于对当前寄存器组内存储内容的格式或有效长度未知的场景，为防止遗漏或造成错误则对整个寄存器组进行访存操作；或者应用于想对寄存器组内更多的数据进行访存操作但vl和vtype不方便修改的场景，例如中断保存以及断点恢复等。

  1. 恒定步幅连续寻址

访问内存是无序的，可前进可后退。

*若rs2=x0，则访存操作次数可少于目标寄存器的有效元素个数

若rs2=0，则必须对目标寄存器组的每一个有效元素都执行一次访存操作，依旧是无序的

  1. index索引寻址

需要对vs2[i]进行位宽扩展或者位宽截取

四、Segment模式访存

将向量寄存器整合成一个向量寄存器组（segment），一个Segment里有n个field。也分为以上三种寻址方式

  1. 单元步幅连续寻址

vl/sseg(nf)e(eew).v vd/vs3, (rs1),vm

eg: vlseg4e16.v vd, (rs1),vm : 将mem[rs1]~mem[rs1+7]4个16bit的数据分别存储在vd~vd+3的元素0位置，依次类推；

vsseg5e8.v vs3, (rs1), vm: 将vs3~vs3+4中的元素0的5byte数据存储在内存中mem[rs1]~mem[rs1+4]的位置，以此类推。

  1. 恒定步幅连续寻址

  1. index索引寻址

思考：第一个例子中，地址为何不是＋4？

五、向量指令相关CSR

共七个CSR，vstart、vxsat、vxrm、vcsr、vl、vtype、vlenb，宽度均为XLEN，与RISC-V其他指令集对应的CSR统一编址

  1. vtype

指示元素在向量寄存器中如何排布，以及向量寄存器组中寄存器的构成，只读（可用vset(i)vl(i)更新）

  1. vl
  • 向量长度寄存器，表示寄存器中向量个数，只读。
  • 若vl=0或vstart>=vl则没有元素参与指令执行或者说向量指令不执行。
  • vl由指令vsetvl赋值，vl=min(AVL, VLMAX) VLMAX=vsew×vlmul AVL 为待处理的元素的个数
  1. vlenb

值固定为VLEN/8，只读

  1. vstart
  • 指示源寄存器中第一个被执行的向量元素的index，可读可写。
  • 任何向量指令及其相关指令执行完都会被清零
  • 目标寄存器中index=vstart的元素会被指令更新
  • 也可做中断断点状态记录，记录发生同步异常或者外部异常中断时正在执行元素的index
  1. vxrm
  • 规定向量定点舍入模式，只有低2bit为有效位，有符号无符号均满足相同的舍入方式，可读可写
  • 低d bit位为舍入位，则结果为：(v>>d)+r v>>d表示截掉d的部分

分别指四舍五入，向最近的偶数舍入，向下舍入，向奇数舍入

  1. vxsat

向量定点饱和标志，用来表示是否产生饱和结果，只有最低位有效，可读可写

  1. vcsr

可配置vxrm、vxsat

打工人必备
关注
  • 2
    点赞
  • 踩
  • 21
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
RISC-V 向量扩展指令集 - V Vector Extension
03-02
这是一份关于向量扩展的详细技术文档，内容覆盖了向量指令集的多个关键方面，如向量寄存器状态映射、向量指令格式、向量加载和存储操作、向量内存对齐约束、向量内存一致性模型、向量算术指令格式、向量整数和浮点算术指令、向量归约操作、向量掩码指令、向量置换指令、异常处理以及标准向量扩展等。 首先，文档定义了向量元素和向量寄存器状态之间的映射关系，并阐述了向量指令的格式。在此基础上，提出了配置设置指令，如vsetvl、ivsetiv和vlsetvl，用于设定向量长度（VL）和向量对齐长度（AVL）。 接着，文档详细说明了向量加载和存储操作，以及向量内存对齐和一致性模型。这些模型确保了向量操作的高效性和准确性。 然后，文档介绍了向量算术指令格式，包括向量整数、固定点和浮点算术指令。这些指令支持广泛的数学运算，为高性能计算提供了强大的支持。 此外，文档还涉及向量归约操作、掩码指令和置换指令，这些指令增强了向量操作的灵活性和功能性。 最后，文档讨论了异常处理机制，并列举了标准向量扩展指令列表。这些扩展指令为向量处理器提供了丰富的功能集，使其能够适应不同的应用场景和性能需求。
RISC-V vector扩展
qq_40379102的博客
07-07 1488
RISC-V 向量扩展
编译入门那些事儿（10）：RISC-V Vector 概述
最新发布
weixin_45521613的博客
04-20 772
当然，其他架构也存在矢量指令，例如 Arm 架构的 Neon，虽然 Neon 和 RISC-V Vector 同为矢量指令，但是 Neon 是固定长度的矢量指令，这会存在一个问题，即指令越加越多，复杂度提升，且需要绑定特定的硬件配置，而 RISC-V Vector 相较于 Neon，它有 vsetvli 可以适配宽度和判断循环次数，只需在执行前给予总的数据量即可。对于某一个矢量操作，即使硬件中的寄存器长度变化，代码也不需要作更改，相反的，在同一硬件中，即使指令长度作相应改变，代码也不需要更改。
RISC-V矢量指令集学习记录(1)
a_weiming的博客
04-03 8558
RISC-V矢量指令集学习记录 指令集草案：https://github.com/riscv/riscv-v-spec/blob/master/v-spec.adoc 关于这篇博客： 1、这是我RISC-V矢量指令集的学习记录，不是翻译，所以有错误的地方请联系我。 2、更新时间不定时，按心情更新，也按我学习进度更新。 3、最近都比较忙，暂时没有时间继续学习。 1、 Introduction 这个文...
＜RVV设计的艺术＞ RISC-V V扩展index load指令分析与实现
u013613650的博客
01-16 1457
目录 一、指令原理 二、VLSU在系统中的位置 三、优化方向 四、index load实现电路 五、总结 一、指令原理 index load、index store指令用于在较大范围内完成数据gather/scatter的操作，实现难度很大。 图1、RVV0.9版本的index load指令格式 图2、index load与index store指令功能示意图 index load、index store指令在VLSU(vector load store unit)中实现。 二
RISC-V向量指令初探
qq_43954212的博客
08-09 603
RISC-V向量指令开幕
RISC-V 向量指令集研究 (一)
RISCV_SDU的博客
12-28 2357
传统的通用处理器都是标量处理器，一条指令执行只得到一个数据结果。但对于图像、信号处理等应用，存在大量的数据并行性计算操作，这个时候，提高数据的并行性从而提高运算的性能就显得尤为重要。因此，SIMD技术应运而生。SIMD的英文全称是Single Instruction Multiple Data，即单指令流多数据技术，SIMD的概念是相对于SISD（Single Instruction Single Data，单指令流单数据）提出的。
常用汇编指令-2
m0_61030119的博客
04-17 3218
运算指令：add、sub、mul、div add（加法指令） 格式：add a, b 功能：将a和b的和传给a (a = a + b ,a和b不能同时为储存器操作数) sub（减法指令） 格式：sub a, b 功能：将a和b的差传给a (a = a - b , a和b不能同时为储存器操作数) mul（无符号乘法指令） 格式：mul oprd 功能：实现操作数与被乘数的乘法操作，将结果保存在寄存器中。 进行16位乘法时，ax为被乘数，结果保存在ax和dx中。（ax * oprd.
RISC-V向量指令扩展（二）
qq_43954212的博客
08-29 2600
risc-v向量指令寄存器CSR详细介绍
RISC-V学习基础（六）
Caramel_biscuit的博客
06-06 969
RISC-V具有宽松的内存一致性模型（relaxed memory consistency model），因此其它线程看到的内存访问可以是乱序的。以前的ISA为了缩短代码长度而显著扩展了指令和指令格式的数量，比如添加了一些只有两个操作数的指令，减小立即数域等。，**如果它们相等，将第三个寄存器中的值和内存中的值进行交换。RV32C的立即数指令比较短，因为它只能确定一个寄存器和一个小的立即数。在执行之前用一个解码器将所有的16位指令转换为等价的32位指令。用lr/sc实现内存字M[a0]的比较-交换操作。
RISC-V指令集探索
weixin_44865168的博客
10-29 900
RISC-V指令集是一种矢量指令集，与SIMD的固定长度指令集不同。对于RISC-V指令集来说，其vector长度可变（通过VLEN或者SLEN参数控制），多个vector可以合并为一个更大vector使用（通过VMUL参数控制）。 一、 矢量长度控制寄存器 VMUL：控制多个vector合并为一个更大的vector，得到更少但是更长的向量寄存器，被允许的向量名字必须是偶数名字，例如：VMUL = m2 {v0,v2,v4…}, VMUL = m4 {v0,v4,v8…} ， VMUL = 1 {v0， v
RISC-V 指令集手册-v2.1中文版.pdf
01-26
riscv-spec-v2.1中文版 翻译很准确
用于嵌入式开发的开源架构 RISC-V 工具链、指令集、ABI等技术规范和最佳实践
01-24
RISC-V 架构以其卓越的指令集架构以及开放的生态在中美贸易战中芯片卡脖子的背景下发展态势迅猛，越来越多的组织、公司以及开发者转向 RISC-V 生态。 附件包含了： 1.risc-v 特权指令集和非特权指令集，介绍了 risc-v 编程模型，包含寄存器、模式、中断管理等。 2.risc-v sbi 规范定义了 risc-v 体系下 S 模式和 U 模式访问 M 模式软件服务的二进制接口，实现了系统软件在各 risc-v 平台上良好的移植性，是 risc-v 专有的二进制接口 3.risc-v 工具链规约、汇编手册等为软件编程人员提供了非常棒的参考，risc-v 的调用规约和 arm 架构稍有不同，汇编也是 4.risc-v eabi 定义了 risc-v 架构的嵌入式 abi 规则，即汇编语言到机器二进制码的规则定义。 以上技术规范是打算深入了解 risc-v 架构软件开发需要了解的，尤其是指令集规范~
risc-v v向量扩展指令手册
08-19
完整的risc-v向量扩展指令集手册，risc-vector extend，官方版本
RISC-V-Reader-Chinese-v2p1_risc-v_RISC-V开源MCU指令集手册
09-11
这是开源MCU设计指令集与涉及说明中文版。详细列举了MCU各类指令级别与相关技术分类。RISC-V指令集是国内开发自有MCU的主流方案，具有完整的工具链和软件开发平台。阿里、平头哥、华大和GD都有相关的MCU产品。部分MCU产品支持AMD开发工具。
RISC-V-Reference-Data指令卡片-考试版1
08-03
RISC-V-Reference-Data指令卡片-考试版1
risc-v指令集详解
11-06
risc-v
RISC-V 指令集手册
03-16
RISC-V 指令集手册 卷1：用户级指令集体系结构（User-Level ISA） 2.1 版 中文版 附：下载链接 https://knowledge.fpga-china.com/uploads/20210930/101f15469f946e18d34a9f97664f1f7b.pdf
riscv中vsetvli的相关用法, AVL, VLMAX, VL的计算
nogaps的博客
01-22 2896
在最新的vspec中我们可以看到相关vset{i}vl{i}的内容 vsetvli rd, rs1, vtypei # rd = new vl, rs1 = AVL, vtypei = new vtype setting vsetivli rd, uimm, vtypei # rd = new vl, uimm = AVL, vtypei = new vtype setting vsetvl rd, rs1, rs2 # rd = new vl, rs1 = AVL, rs2 =
基于risc-v rv32i指令集实现单周期处理器
09-03
基于RISC-V RV32I指令集实现单周期处理器是一种常见的处理器设计方法。单周期处理器基于时钟周期，每个指令在一个时钟周期内执行完毕。下面是一个简单的实现方案，有助于理解单周期处理器的工作原理。 首先，需要实现一个指令存储器（Instruction Memory），用来存储指令序列。每个指令都有唯一的地址，通过访问指令存储器可以获取到对应地址处的指令。 然后，需要实现一个指令译码器（Instruction Decoder），用来解析并译码指令。指令译码器可以将指令解析为操作码和操作数，并将其传递给执行单元。 接下来，需要实现执行单元（Execution Unit），用来执行指令操作码对应的操作。针对RISC-V RV32I指令集，执行单元需要能够实现指令集中定义的各种操作，如算术逻辑运算、内存访问和分支跳转等。 此外，还需要实现寄存器文件（Register File），用于存储和访问处理器的寄存器。寄存器文件包含了一组通用寄存器，用于保存数据和计算结果。指令可以从寄存器文件中读取数据，并将结果写回到寄存器。 最后，需要实现数据存储器（Data Memory），用于存储数据。数据存储器可以实现对内存的读写操作。 整个单周期处理器的工作流程如下：首先从指令存储器中读取指令，然后通过指令译码器解析指令，并将解析结果传递给执行单元。执行单元执行对应的操作，并将结果写回寄存器文件。同时，执行单元也可以从寄存器文件中读取操作数，并访问数据存储器进行内存读写操作。 需要注意的是，单周期处理器的时序较为简单，每个指令需要在一个时钟周期内执行完毕。因此，在处理器的设计中应充分考虑指令的执行时间，并保证所有操作都能在一个时钟周期内完成。 总之，基于RISC-V RV32I指令集实现单周期处理器是一种常见的处理器设计方法，通过实现指令存储器、指令译码器、执行单元、寄存器文件和数据存储器，可以实现一个基本的单周期处理器。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值