【RISC-V学习】《手把手教你设计CPU——RISC-V处理器》笔记（二）2021.11.11

最新推荐文章于 2024-07-18 01:18:35 发布
最新推荐文章于 2024-07-18 01:18:35 发布
阅读量2.5k 收藏 14
点赞数 1
分类专栏： RISC-V 文章标签： risc-v
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_41876038/article/details/121263113
版权
本文是《手把手教你设计CPU——RISC-V处理器》笔记，主要聚焦RISC-V的蜂鸟E200处理器。介绍了处理器硬件设计概述，包括架构和微架构的区分，以及CPU与处理器核的概念。深入讲解了蜂鸟E200的流水线结构，探讨了流水线的优势和挑战，如反压、资源和数据冲突，并阐述了取指令的关键点和RISC-V架构对取指的简化影响。
摘要由CSDN通过智能技术生成

本文只针对RISC-V的相关内容大纲进行整理，对于蜂鸟E200处理器的内容基本上简要略过。且内容只是大纲部分，便于对本文有全局的理解，以及便于今后的翻阅查找。

第二部分 手把手教你使用Verilog 设计CPU

第五章 蜂鸟E200设计总览和顶层介绍

第五章主要以蜂鸟E200为具体实例介绍如何设计一款RISC-V CPU，从宏观入手，介绍若干处理器设计的总览要诀。

本章可以让我们清楚设计RISC-V CPU要从哪几个方面进行考虑，不需要清楚具体的实现细节。

5.1 处理器硬件设计概述

1.架构和微架构

架构：指令级架构

微架构：具体硬件实现

2.CPU、处理器、Core和处理器核

CPU&处理器：完整的SoC

Core&处理器核：核心

3.处理器设计和验证的特点

5.2 蜂鸟E200处理器核设计哲学

5.3 蜂鸟E200处理器核RTL代码风格介绍

5.4 蜂鸟E200模块层次划分

5.5 蜂鸟E200处理器核源代码

5.6 蜂鸟E200处理器核配置选项

5.7 蜂鸟E200处理器核支持的RISC-V指令子集

5.8 蜂鸟E200处理器核流水线结构

5.9 蜂鸟E200处理器核顶层接口介绍

想要了解蜂鸟E200处理器核的设计情况，请具体看5.2~5.3节

第六章 流水线不是流水账——蜂鸟E200流水线介绍

本章将讨论处理器的重要的基础知识——“流水线”。

流水线概念是了解CPU必须要知道的一个概念。

6.1 处理器流水线概述

1.经典的五级流水线

一条指令的流程&#x

最低0.47元/天 解锁文章
qq_41876038
关注
  • 1
    点赞
  • 踩
  • 14
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
[RISC-V学习]《手把手教你设计CPU——RISC-V处理器》笔记（一）2021/11/10
qq_41876038的博客
11-11 4368
我要开始研究RISC-V了，从0开始学起。如果你想快速读这本书，快速汲取其中的精华，就看我的读书笔记叭！ 第一部分 CPU与RISC-V综述 该部分将介绍CPU的一些基础背景知识、RISC-V架构的诞生和特点。 第1章 一文读懂CPU之三生三世 主要介绍CPU的基础知识、指令集架构的历史、国产CPU的发展现状及原因、CPU的应用领域、各领域的主流架构、RISC-V的诞生背景等。 1.1 CPU概述 区分“处理器”和“处理器核”，“CPU”和“Core” “处理器核”/“Core”：处理器内部最
二、手把手设计CPU篇之RISC-V架构
芯想是陈的博客
01-12 532
目前的“RISC-V 架构文档”分为“指令集文档”和“特权架构文挡”。RISC-V指令总共只有几十条常用指令。​ “指令集文档” 的篇幅为 10 多页，而“特权架构文档”的篇幅也仅为 100 左右。熟悉体系结构的工程师 仅需一两天便可将其通读，虽然RISC-V 的架构文档还在不断地丰富，但是相比x86 的架构文档与ARM 的架构文档，RISC-V 的篇幅可以说是极其短小精悍。
《RISC-V CPU 处理器设计（上）》第2章——RISC-V架构之魂
最新发布
weixin_51130882的博客
07-18 942
1.RISC-V的指令集使用模块化的方式进行组织。使用整数指令子集（以字母I结尾），便能狗实现完整的软件编译器。其他的指令集均为可选的模块，具有代表性的模块包括M/A/F/D/C。2.以上模块的一个特定组合“IMAFD”也称为“通用组合”，用英文字母G表示。3.为了提高代码密度，RISC-V架构提供可选的“压缩”指令子集，用英文字母C表示。压缩指令的编码长度为16位，而普通的非压缩指令的编码长度为32位。4.为了进一步减少面积，RISC-V 架构还提供一种“嵌入式”架构，用英文字母 E 表示。
手把手教你设计CPU RISC-V处理器设计
sfp_801的专栏
03-14 1488
RISC-V处理器设计
这本读者期待的芯片书《手把手教你设计CPU——RISC-V处理器》终于出版！
weixin_34198881的博客
05-14 2992
点击关注异步图书，置顶公众号每天与你分享IT好书 技术干货 职场知识​​点击图片购书​参与文末话题讨论，每日赠送异步图书——异步小编在摩尔定律减缓的今天，一味比拼硬件性能的技术竞赛变得越发艰难。然而性能提升的最终目的是满足应用，如何在现有的能力下最大程度地满足数以千万计的不同应用的需求，就成了当今处理器行业要面对的重要问题。RISC-V站在了时代的风口，其作为一种开源架构的出现必将对芯片产业产生深...
手把手教你设计CPU-RISC-V处理器读书笔记1：流水线
qq_38374491的博客
08-03 2281
1、流水线的工作原理 典型的流水线设计是将原本一个时钟周期完成的较大的组合逻辑通过合理的切割后分由多个时钟周期来完成，这样一来该部分逻辑运行的时钟频率就会有明显的提升，尤其是当为关键路径时，采用流水线设计后整个系统的性能会得到提升。 原因在于缩短了关键路径的长度。（结合Tsu和Thold那个计算公式来理解，减少了关键路径就减少了Tdelay的大小。） 2、经典的五级流水线 图片来源于：https://www.rvmcu.com/campus.html中的大学计划中的课程资源PPT 经典的五级流水线就是由
设计CPU保姆级教学——RISC-V处理器篇
Study9519的博客
08-08 376
RISC-V处理器设计
STM32F103RCT6最小系统.rar
04-17
- ARM Cortex-M3：32位RISC处理器，运行速度可达72MHz。 - 内存：包含48KB SRAM和128KB闪存。 - 外设接口：GPIO、USART、SPI、I2C、ADC、DAC、TIMers、CAN等多种通信和控制接口。 - 工作电压：2.0V至3.6V。 - ...
五流水线riscv处理器反压是什么意思
09-02
- *1* *2* *3* [手把手教你设计CPU-RISC-V处理器读书笔记1：流水线](https://blog.csdn.net/qq_38374491/article/details/119346547)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{...
在FPGA上搭建Cortex-m3软核
m0_50735735的博客
04-18 6116
在FPGA上搭建Cortex-m3软核 前言 ​ 说是在fpga上搭建，其实还是比较偷懒了，在Vivado上进行搭建，比较方便。先来讲讲Cortex-m3这个东西，玩过单片机的人应该都用过Stm32f103c8t6这块板子，里面的核心架构就是Cortex-m3，c8t6这个器件是基于m3内核组成一块芯片。由于自己需要做一个加密解密的soc，所以需要先搭建一个m3的软核，后续在软核基础上把做好的模块挂到AXI总线上。花了一天做这个，今天就顺带着博客写了，就当作笔记了。 Cortex-m3 Design_Sta
教你如何打造自己的CPU（pdf文件&源码）
08-18
这个包内有如下的SELFBUILD教程： CPU本体 内存 IO VGA控制 以太网控制 电源控制 终端控制 IDE总线控制
教ni设计CPU—RISC-V处理器篇.zip
08-08
risc-v指令集
大道至简——RISC-V架构之魂（中）.pdf
11-06
大道至简——RISC-V架构之魂（中）.pdf
risc-v 指令集中文版
03-20
这个是risc-v指令集的中文翻译，可以很好的帮助学习最新的开源处理器架构。更好的理解和arm的差异。
手把手教混频器芯片详细设计（老外硕士）
03-17
这篇论文详细的讨论了gilbert结构的混频器芯片设计，版图电磁，射频巴伦等。细读可以掌握基本混频器的设计方法及ADS开发混频器芯片流程
《手把手教你设计CPU——RISC-V处理器》读书笔记
whik1194的博客
11-04 9039
文章目录关于书籍和胡振波关于RISC-V关于蜂鸟E200全书结构国产CPUCISC和RISC的区别RISC-V商业版本与开源版本配套源码配套开发板购买总结推荐阅读 Stay Hungry, Stay foolish（求知若饥，虚心若愚）——Steven Jobs（史蒂夫-乔布斯） 关于书籍和胡振波 首先感谢面包板社区提供这本**《手把手教你设计CPU——RISC-V处理器篇》书籍的试读机会。这...
RISC-V处理器的设计与实现（二）—— CPU框架设计
欢迎一起交流问题！
06-25 6729
说到计算机，那就不得不提大名鼎鼎的冯诺依曼了：约翰·冯·诺依曼（John von Neumann，1903年12月28日-1957年2月8日），美籍匈牙利数学家，计算机科学家，物理学家，是20世纪最重要的数学家之一。冯·诺依曼是罗兰大学数学博士，是现代计算机，博弈论，核武器和生化武器等领域内的科学全才之一，被后人称为“现代计算机之父”、“博弈论之父”。
手把手教你设计CPU-1
nerohero的博客
08-11 2068
ISA众生相 1、x86架构 2、SPARC架构 3、MIPS 4、Power 5、Alpha 6、ARM 7、ARC 8、Andes 9、C-Sky 出了x86都是RISC RISC-V有2条无条件跳转指令 跳转链接 （Jump and Link）指令一一jal 指令可用于进行子程序调用，同时将子程序返回地址 存在链接寄存器（ Link Register，由某一个通用整数寄存器担任〉中 。 跳转链接寄存器 （Jump and Link-Register ） 指令一jalr 指令能够用于子程序返回指令，通过
手把手教你设计cpu——risc-v处理器篇
06-28
### 回答1： 很高兴听到您对RISC-V处理器的兴趣。设计CPU是一项复杂的任务，需要深入的计算机体系结构知识和硬件设计技能。以下是一些基本步骤，可以帮助您开始设计RISC-V处理器： 1.了解RISC-V架构：RISC-V是一种开放源代码指令集架构，它的设计旨在简化处理器的设计和实现。您需要了解RISC-V的指令集、寄存器、内存管理和异常处理等方面的基本知识。 2.选择设计工具：设计CPU需要使用硬件描述语言（HDL），如Verilog或VHDL。您需要选择一个合适的设计工具，如Xilinx Vivado或Altera Quartus等。 3.设计处理器核心：处理器核心是CPU的主要组成部分，它包括指令译码、执行单元、寄存器文件和数据通路等。您需要根据RISC-V架构的要求设计处理器核心。 4.实现内存管理单元：内存管理单元（MMU）是处理器的重要组成部分，它负责管理内存访问和虚拟地址转换等。您需要实现MMU以支持RISC-V的内存管理功能。 5.测试和验证：设计CPU后，您需要进行测试和验证以确保其正确性和性能。您可以使用仿真工具进行测试，或者使用FPGA进行验证。 以上是设计RISC-V处理器的基本步骤，但这只是一个简单的概述。设计CPU需要深入的计算机体系结构知识和硬件设计技能，需要不断学习和实践。希望这些信息能够帮助您开始设计RISC-V处理器。 ### 回答2： RISC-V处理器是一款开源的指令集架构，目前被广泛应用于各种类型的芯片设计中，如移动设备、网络设备、服务器等。在学习如何设计RISC-V处理器之前，我们需要先了解一些基本的概念和技术。 首先，指令集架构（ISA）是处理器硬件和软件之间通信的接口规范，决定了处理器可以解释和执行哪些指令。在RISC-V处理器中，指令集被分为不同的“指令集扩展”模块，包括基本指令集、乘除运算指令集、浮点运算指令集等。每个扩展模块都包含一组相关的指令，为定制和优化处理器提供了灵活性。 其次，流水线技术是处理器设计中常用的性能优化手段。流水线是一个分阶段的处理器执行单元，每个阶段依次执行指令的不同部分，从而实现指令并行执行。然而，流水线可能会遇到数据相关性和控制相关性等问题，需要使用一些技术来解决。 最后，硬件描述语言（HDL）是描述数字电路和系统的语言，可以使用HDL来描述处理器的逻辑电路和功能实现。常见的HDL包括Verilog和VHDL，可以使用这些语言来实现RISC-V处理器的功能模块。 接下来，我们可以手把手教你如何设计RISC-V处理器： 第一步，定义指令集。定义指令集是设计处理器的第一步，需要确定基本指令集并考虑扩展模块的需求。 第二步，确定处理器流水线架构。处理器流水线架构的设计涉及指令的分阶段执行和数据通路的设计，需要考虑处理器性能和复杂度的平衡。 第三步，实现处理器的逻辑电路。通过HDL语言来实现RISC-V处理器的逻辑电路和功能模块，包括控制单元、寄存器文件和运算单元等。 第四步，进行仿真和验证。仿真和验证是测试处理器功能和性能的关键步骤，可以使用EDA工具来进行仿真和验证。 第五步，进行物理设计。物理设计涉及到处理器芯片的物理规划、布图和布线等步骤，需要协同进行。 以上是大致的设计流程，实际上，RISC-V处理器设计需要考虑的因素还有很多，例如内存管理、中断处理等等。不过，只要按照步骤逐步设计，加上充分的沟通和协作，基本上都能够顺利完成设计任务。 ### 回答3： RISC-V是一个完全开源的指令集架构，可以自由使用和修改，非常适合自己设计CPU。以下是手把手教你设计CPU-RISC-V处理器篇。 第一步：确定CPU体系结构和指令集 首先，需要确定CPU的体系结构和指令集。RISC-V提供了多个不同级别的指令集，每个级别的指令集都有不同的指令数量、复杂度和性能。根据自己的需要和能力，选择适合自己的指令集。 第二步：设计CPU数据通路 设计CPU的数据通路需要确定如何实现指令的执行和数据的传输。可以使用硬件描述语言（例如Verilog）来描述数据通路。对于RISC-V处理器，需要实现以下基本单元：ALU（算术逻辑单元）、寄存器文件、存储器控制器和指令解码器。 第三步：测试CPU 设计完成后，需要对CPU进行测试。可以使用模拟器来模拟CPU的运行，也可以将CPU制成芯片进行实际测试。在测试期间，可以使用不同的指令和数据来验证CPU的正确性和性能。 第四步：优化CPU 一旦确认CPU能够正确运行，就可以开始优化CPU的性能。可以使用一些技术来提高CPU的性能和功效，例如通过流水线、分支预测、数据缓存等方式提高数据传输和处理效率。 总结： 设计RISC-V处理器需要确定体系结构和指令集，设计数据通路，测试和优化。这个过程需要深厚的计算机体系结构和数字电路设计的知识，同时要有足够的耐心和毅力。通过这个过程，可以获得极为满足和有成就感的终极收获。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值