【RISC-V学习】《手把手教你设计CPU——RISC-V处理器》笔记（二）2021.11.11

本文只针对RISC-V的相关内容大纲进行整理，对于蜂鸟E200处理器的内容基本上简要略过。且内容只是大纲部分，便于对本文有全局的理解，以及便于今后的翻阅查找。

第二部分 手把手教你使用Verilog 设计CPU

第五章 蜂鸟E200设计总览和顶层介绍

第五章主要以蜂鸟E200为具体实例介绍如何设计一款RISC-V CPU，从宏观入手，介绍若干处理器设计的总览要诀。

本章可以让我们清楚设计RISC-V CPU要从哪几个方面进行考虑，不需要清楚具体的实现细节。

5.1 处理器硬件设计概述

1.架构和微架构

架构：指令级架构

微架构：具体硬件实现

2.CPU、处理器、Core和处理器核

CPU&处理器：完整的SoC

Core&处理器核：核心

3.处理器设计和验证的特点

5.2 蜂鸟E200处理器核设计哲学

5.3 蜂鸟E200处理器核RTL代码风格介绍

5.4 蜂鸟E200模块层次划分

5.5 蜂鸟E200处理器核源代码

5.6 蜂鸟E200处理器核配置选项

5.7 蜂鸟E200处理器核支持的RISC-V指令子集

5.8 蜂鸟E200处理器核流水线结构

5.9 蜂鸟E200处理器核顶层接口介绍

想要了解蜂鸟E200处理器核的设计情况，请具体看5.2~5.3节

第六章 流水线不是流水账——蜂鸟E200流水线介绍

本章将讨论处理器的重要的基础知识——“流水线”。

流水线概念是了解CPU必须要知道的一个概念。

6.1 处理器流水线概述

1.经典的五级流水线

一条指令的流程&#x