qq_41882923的博客

1:验证2-4译码器创建工程，创建BDF文件，创建Verlog文件在Verlog文件中编写2-4译码器代码：进行例化：在BDF中配置器件以及管脚：设置不用的管脚为三态：然后编译下载：最终结果为两个开关控制4个LED灯的亮灭。完美实现了2-4译码器的功能。同样的方法，我们可以放置2个2-4译码器模块，则总共有2组SW， 每组2个，2组LED，每组4个，每组SW分别控 制其对应的LED组。 2: 3-...

实验一：实验一：设计一个0-17的计数器，当计数值为17的时候，OV输出1，其他输出0，注意设定合理的信号位宽1、计数器模块例化程序（Verilog HDL）：设定器件：3、仿真波形 新建‘ .vwf文件’4、SignalTap调试 实验二： 1、计数器模块例化程序（Verilog HDL）：2、原理图3、仿真波形 实验三：4、SignalTap调试 ...