- 博客(3)
- 收藏
- 关注
RSS订阅原创 （UVM ic验证）AHB master VIP 实现二级流水线传输
AHB master VIP 二级流水线传输的实现分为下面几个部分：1、trans的获取与缓存：在driver中实现对trans的get并且进行缓存，由于AHB实现的是二级流水线，因此trans的缓存队列深度为2。2、控制信号驱动：在上一个trans的控制信号发送结束时，对trans缓存队列进行pop_front并驱动该trans的控制信号，并通过trans_count++的方式，告知数据信号驱动部分在下一个时钟可以进行数据的驱动，同时将其缓存进入“待完成”队列，“待...
2022-03-03 15:55:18
2957
2
原创 UVM实战学习笔记（二）SystemVerilog_Assertion—sequence操作定义（1）
Assertion分类：1、立即断言：非时序的。如同过程块语句。可以在initial、always、task、function中使用，类似于if语句。[name : ] assert (expression) [pass_statement] [else fail_statement].如assert （a == 1）a = a+1 else a == 1;通常在else中结合 $fatal/error/warning/info使用。2、并行断言：时序性的。用property用来区分立即
2022-01-14 15:51:15
1812
原创 UVM实战学习笔记（一）APB VIP
学习完UVM入门课程后，进入到UVM实战阶段，遇到的第一个项目是对APB总线master和slave的验证IP开发。第一个认识是APBmaster的VIP不是对APB master的验证，而是对master的验证语言实现。在之前的sv和uvm部分学习中，对一个模块的验证是从他的外部接口进行输入和输出对比，按照这个想法，对APBmaster的验证应该是构建硬件master的实际操作对象，生成seq来驱动实际硬件master，并将master硬件在总线上的驱动信号作为checker的输入与预期输入进行对比，
2022-01-11 14:07:59
3702
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人