![](https://img-blog.csdnimg.cn/20201014180756926.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
文章平均质量分 88
ImageTechniques
这个作者很懒,什么都没留下…
展开
-
谈 verilog 有限状态机设计——FPGA的灵魂
总结来自 《搭建你的数字积木 数字电路与逻辑设计 》 一书 有空大家可以去看看原书简介有限状态机(FSM)是fpga的灵魂,能够使得FPGA并行处理的基础上实现和CPU一样的串行处理效果,一样的灵活。同时相比CPU有一下的特性:(1)高效的顺序控制模型(2)容易利用现成的EDA工具进行优化设计(3)性能稳定,解决大规模集成电路的竞争和冒险,可以消除电路毛刺,强化系统功能(4)高速性能,结合和FPGA的高速优势(5)高可靠性,和CPU相比不需要繁杂的取指、译码、执行等过程理论基础FSM中有两原创 2021-04-29 09:17:58 · 717 阅读 · 0 评论 -
Xilinx 7系 FPGA片上资源之触发器 FDCE FDPE FDRE FDSE
FPGA片上资源之 FDR FDRE FDCE FDRS FDRSE简介FDR : D Flip-Flop with Synchronous Rsest 同步复位寄存器。FDR 拥有一个时钟输入接口,一个D触发器数据接口,一个同步复位接口和一个触发器输出接口,当同步复位接口为高电平时,时钟的上升沿触发寄存器复位(置0);当同步时钟接口为低电平时,时钟的上升沿触发寄存器装载数据接口的数据。FDRE:D Flip-Flop with Clock Enable and Synchronous Reset 带原创 2021-03-02 16:42:34 · 17778 阅读 · 6 评论 -
Xilinx 7系列 FPGA CLB资源介绍
赛灵思 7系列 FPGA CLB资源介绍原创 2021-03-02 14:14:42 · 1766 阅读 · 0 评论