通用Makefile（适用于工程中）

Makefile规则：

目标 ： 依赖
	<tab>	命令

命令执行的条件：
1.依赖文件的修改时间比目标文件的修改时间新；
2.没有目标文件；

接下来将一步一步从简单到复杂写一个通用的Makefile

第一个Makefile

test:a.c b.c a.h
	gcc -o test a.c b.c

第一个Makefile是一个最简单的Makefile

第二个Makefile

test : a.o b.o
	gcc -o test a,o b.o
a.o : a.c
	gcc -c -o a.o  a.c
b.o : b.c
	gcc -c -o b.o b.c

执行第二个Makefile，会看到先执行gcc -c -o a.o a.c，再执行gcc -c -o b.o b.c，最后执行gcc -o test a,o b.o生成test可执行文件
因为可执行文件test依赖于a.o b.o文件，而a.o文件又依赖于a.c文件，所有会先执行gcc -c -o a.o a.c，同样的b.o文件依赖于b.c
因此，会接着执行gcc -c -o b.o b.c，最后a.o b.o全都生成了之后，会执行gcc -o test a,o b.o，生成最终的test文件。

第三个Makefile
第二个Makefile有一个很明显的缺点，就是当test依赖的文件多的时候，会很麻烦，因此在进行修改，引入通配符

test:a.o b.o
	gcc -o test a.o b.o
a.o:a.c a.h
%.o : %.c 
	gcc -c -o $@ $<

$@：表示目标
$< : 表示第一个依赖
$^ : 表示所有依赖
显然，对于.h这样的依赖文件，上面的Makefile没有通用的处理方法，下面将进行修改，参考内核的Makefile
第四个Makefile

objs := a.o b.o
test:$(objs)
	gcc -o test $^
# .a.o.d .b.o.d
dep_files := $(foreach f,$(objs),.$(f).d)		//对于objs变量下的所有成员，都分别把它加一个前缀.和一个后缀.d 例如：a.o变为.a.0.d文件这是一个链接文件
																	//将objs变量的第一个值a.o取出来赋值给f变量，然后将f变量带入 .$(f).d表达式就可以得到.a.o.d了，以此类推
dep_files := $(wildcard $(dep_files))			//获得dep_files 变量下的所有文件，重新赋值给dep_files 变量
ifneq ($(dep_files),)										//如果dep_files 变量不为空，也就是说生成了相应的链接文件.d，那么在编译时就将这些链接文件添加进来编译
  include $(dep_files)
endif

%.o : %.c 
	gcc -Wp,-MD,.$@.d -c -o $@ $<     //参考内核加入-WP,MD选项可以生成相应的依赖文件.d

clean:
	rm *.o test

通用Makefile

在上面的Makefile的基础上进行修改，使其支持一个完整的工程，工程中包含多个子目录
参考Linux内核的源码子目录的Makefile，可以发现，子目录的Makefile很简单，只是进行简单的编译选项
如：
obl-y += filemame.o
obj-y += subdir/

顶层目录的Makefile

CROSS_COMPILE = arm-linux-
AS		= $(CROSS_COMPILE)as
LD		= $(CROSS_COMPILE)ld
CC		= $(CROSS_COMPILE)gcc
CPP		= $(CC) -E
AR		= $(CROSS_COMPILE)ar
NM		= $(CROSS_COMPILE)nm

STRIP		= $(CROSS_COMPILE)strip
OBJCOPY		= $(CROSS_COMPILE)objcopy
OBJDUMP		= $(CROSS_COMPILE)objdump

export AS LD CC CPP AR NM		#//导出变量
export STRIP OBJCOPY OBJDUMP

CFLAGS := -Wall -O2 -g   #//设置编译选项，Wall表示列出所有警告信息，-O2表示优化选项 -g 支持GDB调试
						#//在Makefile中用=赋值的变量成为扩展型变量，也叫延时变量，它的值在使用的时候才会定下来
						#//用:=赋值的变量称为简单扩展型变量，也叫立即变量，它的值马上就确定了下来，可以在变量后追加内容
CFLAGS += -I $(shell pwd)/include) #//-I选项制定头文件目录

LDFLAGS := -lm	-lfreetype		#//-l 制定链接库 m是数学库
export CFLAGS LDFLAGS

TOPDIR := $(shell pwd)	#//导出顶层目录的路径，方便进入子目录是用
export TOPDIR

TARGET := show_file	#//最终生成的目标

obj-y += main.o		#//顶层目录的main.c文件，也就是整个工程的main文件
obj-y += display/	#//顶层目录下的各个子文件
obj-y += draw/
obj-y += fonts/
obj-y += encoding/


#$(TARGET) : build-in.o	#最终生成的目标依赖于顶层目录所有源文件和所有子目录的build-in.o生成的最终的build-in.o
all:	
	make -C ./ -f $(TOPDIR)/Makefile.build    #-C 表示进入顶层目录去编译；-f选项表示指定后面的文件为Makefile文件
							    	#指定makefile文件名的方法是使用‘-f’或‘--file’选项
	$(CC) $(LDFLAGS) -o $(TARGET) built-in.o

#build-in.o ： 
#	make -C ./ -f Makefile.build    -C 表示进入某个目录去编译；-f选项表示指定后面的文件为Makefile文件
							    	#指定makefile文件名的方法是使用‘-f’或‘--file’选项


clean:
	rm -f $(shell find -name "*.o")
	rm -f $(TARGET)
	
disclean:
	rm -f $(shell find -name "*.o")
	rm -f $(shell find -name "*.d")
	rm -f $(TARGET)

Makefile.bulid

PHONY := __build	
__build:


obj-y := 		#//依赖文件暂时为空
subdir-y :=		#//子目录暂时为空

include	Makefile	#//包含当前目录下的Makefile文件，因为Makefile指定了要编译的文件


#// obj-y := a.o b.o  C/  D/ 
#//$(filter pattern...,text)
#//返回在‘text’中由空格隔开且匹配格式‘pattern...’的字，对于不符合格式‘pattern...’的字移出。格式用‘%’写出
#//$(patsubst pattern,replacement,text)
#//寻找‘text’中符合格式‘pattern’的字，用‘replacement’替换它们。这里‘pattern’中包含通配符‘%’，
#//它和一个字中任意个数的字符相匹配。
#//$(patsubst %.c,%.o,x.c.c bar.c);的结果为：‘x.c.o bar.o'。

__subdir-y	:=	$(patsubst %/,%,$(filter %/, $(obj-y))) #//最后__subdir-y = C D两个目录名
subdir-y 	+=	$(__subdir_y)					#//此时便取出了子目录

#//C/built-in.o D/built-in.o
subdir-objs := $(foreach f,$(subdir-y),$(f)/built.in.o)	#//对于C D目录中的依赖文件是 C/built.in.o,这样就取出了子目录中文件的依赖文件

cur_objs := $(filter-out %/, $(obj-y))		#//取出当前目录下的文件
dep_files := $(foreach f,$(cur_objs),.$(f).d)
dep_files := $(wildcard $(dep_files))

ifneq ($(dep_files),)
  include $(dep_files)
endif

PHONY += $(subdir-y) 

__build	: $(subdir-y) built-in.o   	 #/__build依赖于子目录，依赖于当前目录的built-in.o
$(subdir-y) :		#//对于子目录，使用下面的命令进入子目录使用Makefile.build子目录中编译文件
	make -C $@ -f $(TOPDIR)/Makefile.build
	

built-in.o : $(cur_objs) $(subdir_objs) #//对于built-in.o，它依赖当前文件的依赖文件，以及当前目录下文件的依赖文件build-in.o
	$(LD)	-r -o $@ $^				#//此时就是整个Makefile的最后一步，生成了整个工程的built-in.o文件
								#//最终这个built-in.o文件会被顶层Makefile中的$(TARGET) : built-in.o	
								#//				$(CC) $(LDFLAGS) -o $@ $<调用生成最终的二进制文件show_file，至此编译结束
dep_file = .$@.d
%.o : %.c
	$(CC) $(CFLAGS) -Wp,-MD, $(dep_file) -c -o $@ $< 

.PHONY : $(PHONY)			#//特殊目标.PHONY的依赖是假想目标。假想目标是这样一些目标，make无条件的执行它命令，
						#//和目录下是否存在该文件以及它最后一次更新的时间没有关系

解决问题

在编译的过程中会出现以下的情况
经过反复的查找问题，我们可以看到问题的第一行/home/linux/mini2440/1project/09.show_file_Makefile /Makefile.build
/home/linux/mini2440/1project/09.show_file_Makefile当前文件的目录，我们在顶层目录的Makefile中通过
TOPDIR := $(shell pwd)
export TOPDIR
将其导出，而出错位置显然是在all:
make -C ./ -f $(TOPDIR)/Makefile.build
这个地方出错，显示的出错信息中目录和/Makefile.build中间有几个空格，所以怀疑是在TOPDIR := $(shell pwd)代码的后面有空格

查看代码果真如此，删除掉空格

之后就编译成功了

这也算是一个工作中的小经验吧