动态重构_02

《FPGA动态可重构的自适应体系及数字逻辑》

总结：

本文主要以FPGA的可重构的动态特性为引子，提出了可以进行动态重构的电路。

汲取：

以硬件为基础的动态重构技术。（确实不是很懂）

部分内容的截取：

FPGA特有的新技术被创设出来，侧重去重构多样的实时电路。FPGA可被自主修复，添加了适应性。依循可重构的根本机理，调配了动态路径下的重构。借助于微处理，重新调配了固有的布局，重构局部框架。

FPGA指代的是：可编程特性的、动态架构下的门阵列重构。

借助编程途径，条件准许时即可重设固有的系统，重新去调配总体电路。与此同时，动态重构了预设的逻辑。FPGA 缓存了选取的逻辑，受到外在的控制，它快速更正了全面的逻辑，同时修正芯片。重设布线资源，提快了逻辑修正这样的速率，在动态路径下重构了体系。

若要重构选定的某一电子体系，应能变更固有的架构，变为动态结构。这种情况下，内在配件也将被替换。

动态重构侧重去化解这一疑难:不必关掉整体,也不必借助信号去复位,只要暂停现有线路之内的某一时钟即可着手去重构。

动态可重构依循了这样的指引：既要延展规模，又要充分予以调用,这就表征着未来进展的总走向。做好局部重构，动态重构依循的思路可重设某一编程，应能重设并妥善调配现有的一切资源。这样的基础上，维持最完备的总架构，不会损毁系统。

资料查阅：

门阵列：指由半导体厂商准备出已经在硅片上形成了被称为基本单元的逻辑门的母板,通过按照用户希望的电路进行布线,在母板上形成电路的半客户定制品芯片。

分时复用（TDM）：是采用同一物理连接的不同时段来传输不同的信号，能达到多路传输的目的。在网络中应用于用一条线路传输多路数据。

FPGA（现场可编程逻辑门阵列 ）：作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

DRAM：动态随机存取存储器。对于DRAM来说，周期性地充电是一个无可避免的要件。由于这种需要定时刷新的特性，因此被称为“动态”存储器。

SRAM：静态随机存取存储器。所谓的“静态”，是指这种存储器只要保持通电，里面储存的数据就可以恒常保持。然而，当电力供应停止时，SRAM储存的数据还是会消失（这与在断电后还能储存资料的ROM或闪存是不同的）。