- 博客(14)
- 收藏
- 关注
RSS订阅原创 基于VMware的Ubuntu虚拟机使用主机代理
在虚拟机的Ubuntu中打开网络设置中的。将VMware中虚拟机硬件配置中的。改为手动，并将下部IP地址改为。至此，虚拟机可以使用主机代理。，并将代理软件设置成。
2023-08-02 16:44:06
1706
1
原创 ubuntu搭建verilator仿真环境
为将波形写入VCD(value change dump)文件的头文件。开源verilog仿真工具，进行RTL功能仿真。将Verilog/SystemVerilog文件转换（创建Verilog/SystemVerilog文件。创建Verilog/SystemVerilog文件。现在测试真实电路模块，并记录仿真过程。实例化Verilog文件中的电路模块。文件，以包含C++ testbench。会将所有信号记录到波形文件中。更新top模块中所有的信号。，包含转换后所有的文件。所需的库函数的头文件，
2023-05-28 15:52:29
1400
原创 嵌入式开发GCC工具链命令选项
在裸机等设备上进行软件开发，不仅需要有相应指令集架构的GCC工具链，考虑到裸机内存可能有限，在使用工具链时应该选择合适的命令选项，以减小编译链接生成的文件大小。本文基于RISCV GCC工具链介绍，主要为编译器riscv-unknown-elf-gcc的命令选项，其他指令集架构的命令选项和本文类似。
2022-12-12 18:52:39
444
原创 基于RISC-V rv32i的裸机C语言代码执行
本文介绍基于RISC-V rv32i指令集的裸机C语言代码编译到执行流程。假设裸机为FPGA软核，采用哈佛架构，指令内存和数据内存相互隔离，现在需要将C语言程序编译链接生成elf文件，并且将elf文件相应部分，例如，指令、数据等，分别进行提取，并且转化成FPGA BRAM可以存储的格式。
2022-12-11 13:30:26
1275
2
原创 基于verilog实现的UART
本文介绍通用异步收发器（Univeral Asynchronous Receiver/Transmitter，UART）的基本原理，并且使用verilog实现UART，编写测试文件验证UART正确性。
2022-11-30 21:35:45
272
原创 vivado安装、仿真、综合与部署
本文介绍基于windows系统的vivado安装流程，以及基本使用方法。在“Version”下可以选择需要下载的版本，更早的版本可以在“Vivado 存档”选项下找到。选择需要下载的版本，并且选择windows环境下vivado下载器。第一次下载需要注册AMD账号。注册登录后，需要填写相关信息，此处可以随意填写。完成后即可下载vivado下载器。打开vivado下载器，输入刚才注册的账号密码，并且选择Vivado
2022-11-28 10:21:29
1858
原创 C/C++ 字符串转换总结
本文总结C/C++中字符串类型和整型、浮点型转换的方法。包括C语言中函数sscanf、sprintf和C++中类的使用。
2022-10-30 16:06:23
181
原创 基于Qt的RTL可视模拟器(VSRTL)配置
寄存器传输逻辑的可视模拟器(Visual Simulation of Register Transfer Logic, VSRTL)是一个可以描述、可视化和仿真数字电路的框架。VSRTL描述的电路可以作为独立的应用，也可以嵌入到基于Qt的C++应用中。基于RISC-V指令集的模拟器Ripes即使用VSRTL开发。本文主要介绍VSRTL安装配置过程。
2022-10-27 11:28:09
1230
原创 基于RISC-V的QEMU + FreeRTOS开发环境构建
Ubuntu(22.04.1 LTS)中，基于RISC-V工具链，在QEMU上构建FreeRTOS，用以支持后续的仿真实验。
2022-10-15 12:58:18
1084
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人