- 博客(1)
- 收藏
- 关注
RSS订阅原创 [verilog]一个非常耿直的BCD to 7-segement-display
真值表： 在vivado中的代码（没第一行）： module 7segement(input a,b,c,d, output A,B,C,D,E,F,G,DP,i); assign A=(c&~d)|(b&c)|(~a&c)|(a&~d)|(~b&~d)|(~a&b&d)|(a&~b&
2018-11-15 11:41:16
715
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人