- 博客(2)
- 收藏
- 关注
RSS订阅转载 FPGA验证-时序分析与约束学习心得-2
***时序分析目的是通过分析FPGA设计中各个寄存器之间的数据和时钟传输路径，来分析数据延迟和时钟延迟的关系。一个设计好的系统，必然能保证整个系统中所有的寄存器能正确地寄存数据。IC设计者分析时序，EDA软件报告生成时序。***数据和时钟传输路径是通过EDA软件对特定器件布局布线得到。***时序约束的作用分为两部分：①告知EDA软件该设计需要达到怎样的设计指标，然后EDA软件会根据时序约束的各个参数尽力优化布局布线，以达到该约束的指标；②协助EDA软件分析设计的时序路径，以产生相应的时序报告。要
2022-04-11 16:20:22
216
转载 FPGA验证-时序分析与约束学习心得-1
FPGA(Field-Programmable Gate Array)现场可编程门阵列通过JTAG、AS、PS等方式现场对器件进行编程；门是实现基本逻辑关系的电路；将实现基本关系的电路按照阵列的形式排布。（1）组成三要素可编程逻辑功能块（Logic Blocks）、片内互联线（Programmable Interconnect）、输入输出块（I/O Blocks）1）可编程逻辑功能块（Logic Blocks）Logic Element是实现用户功能的基本单元，多个逻辑功能块规则地排
2022-04-10 18:55:08
860
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人