- 博客(4)
- 收藏
- 关注
RSS订阅转载 FIFO深度计算
数字IC设计中我们经常会遇到这种场景，工作在不同时钟域的两个模块，它们之间需要进行数据传递，为了避免数据丢失，我们会使用到FIFO。当读数据的速率小于写数据的速率时，我们就不得不将那些还没有被读走的数据缓存下来，那么我们需要开多大的空间去缓存这些数据呢？缓存开大了会浪费资源，开小了会丢失数据，如何去计算最小FIFO深度是我们讨论的重点。数据突发长度(burst length)在讲解如何去计算FIFO深度之前，我们来理解一个术语burst length，如果你已经了解了可以跳过。要理解数据的...
2020-07-28 15:09:06
557
转载 建立时间与保持时间关系
建立时间（setup time）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；保持时间（hold time）是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间，如果保持时间不够，数据同样不能被打入触发器。如图1。数据稳定传输必须满足建立和保持时间的要求，当然在一些情况下，建立时间和保持时间的值可以为零。PLD/FPGA开发软件可以自动计算两个相关输入的建立和保持时间。个人理解：1...
2020-07-16 16:32:30
835
转载 深入理解FIFO以及同步FIFO和异步FIFO的verilog实现代码
本文是转载，来自链接https://www.cnblogs.com/xuqing125/p/8337586.htmlFIFOFIFO即First In First Out，是一种先进先出数据存储、缓冲器，我们知道一般的存储器是用外部的读写地址来进行读写，而FIFO这种存储器的结构并不需要外部的读写地址而是通过自动的加一操作来控制读写，这也就决定了FIFO只能顺序的读写数据。下面我们就介绍一下同步FIFO和异步FIFO。1、FIFO分类同步FIFO，读和写应用同一个时钟。它的作用一般是做交
2020-06-29 14:42:27
20267
7
原创 关于FPGA中复位电路设计的一些思考和看法
最近在看王敏志编著的《FPGA设计实战演练（高级技巧篇）》，看完书中第四章关于复位电路的实现及其时序分析处理后，让我对FPGA复位又有了新的认识。1.若只是上电复位，则这种复位是不需要的之前，我总是认为对于一个系统，肯定是需要一个全局复位的，但是如果你的全局复位在系统中只是相当于上电初始化的功能，那其实大可不必使用全局复位，因为在FPGA中，本身就存在这个上电初始化的过程。即使没有复位，在刚上电的时候，寄存器的初始状态已经确定了。目前Xilinx 7系列的FPGA中，若触发器为FDSE和FDPE,.
2020-06-03 16:51:31
704
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人