- 博客(2)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 关于 Fpga 通信 单端转差分 不能差分输出，lvds 输出无信号问题
我需要将这两个信号转为差分再从 fpga2 找 4 个引脚做差分再输出。我准备将fpga2 这些引脚所在 bank 的 vcco 调成 2.5v ，将输入信号换成 fpga2自己的信号，尝试有无差分输出。以下两个网址的引用是今天我找到的一些分享关于此问题的网页，以及这两个网址也是我自己今天问题解决方式的参考。做了一个简单又繁琐的时序逻辑模块，输出方面要根据信号选择将那几路输入用 obufds 差分输出出去。通过几天的问题搜索以及各种尝试，搜索到的问题解决方式寥寥无几，应该是我搜索方式与词条不对？
2023-05-29 12:35:18
1031
2
原创 独立键盘检测 proteus仿真小实验
实验：用数码管的前两位显示一个十进制数，变化范围为00-59，开始时显示00。每按下S2键一次数值加一；每按下S3键一次数值减一；每按下S4键一次数值归零；按下S5键一次，利用定时器功能使数值开始自动每秒加一，再次按下S5键数值停止自动加一，保持显示原数。程序：#include<reg52.h>#define uchar unsigned char#define uint unsign...
2018-07-11 21:02:31
2394
3
Verilog assign条件赋值 数量
2023-05-29
两个不同型号 fpga 的通信 单端能通信，转差分不能输出
2023-05-28
TA创建的收藏夹 TA关注的收藏夹
TA关注的人