PDN设计关键点之滤波电容位置

1 电源是否必须经过滤波电容进入芯片管脚

有些硬件设计规则中要求：电源必须经过滤波电容进入芯片管脚。这一规则在低频板卡和单、双面板中适用，在高频板卡和多层板中不适用。
原因在于：
 电源经滤波电容进入芯片管脚会增长走线距离，加大寄生电感，降低电容谐振频率；
 高频噪声通过电源/地之间平板电容和芯片Die内电容去耦，减小管脚与平面之间的走线距离可以减小走线的寄生电感，增强平板电容滤波效果；

图 1 单/双层板电源经滤波电容进入芯片管脚
实际上，电源供电网络中，电源、地之间的平板电容，是板级响应速度最快的滤波元件。在多层板设计时，电源与地一般都使用的是完整的电源平面，电源与地之间会形成平板电容。多层板的电源供电网络典型结构如下图所示，通过各级滤波元件对不同频段的噪声进行滤除：
a) 首先是电源供电的源头，VRM部分，可以滤除几十k~几百k以内的电源噪声；
b) 然后是Bulk电容，可以滤除几百k~几M以内的电源噪声；
c) 板上滤波电容，可以滤除几M~100M以内的电源噪声；
d) 电源/地平板电容，滤除几百M左右的电源噪声；
e) 芯片封装内部电容及芯片封装基板平板电容，负责滤除几百M以上的电源噪声。

图 2 多层板典型电源供电网络结构
也就是说，高频板卡中，板级滤波电容基本上只能处理100MHz以内的电源噪声，100MHz以上的电源噪声首先要依靠平板电容，而走线的寄生电感对平板电容的滤波效果有很大影响。
以常用的0.1uF 0402 X7R电容为例，Murata官方提供的参数显示，其谐振频率为25MHz左右，如图3所示，但在电容安装在6层板上，4、5层为电源平面时，仿真得到的安装后电容的谐振频率约为10MHz左右，如图4所示，原因是电容安装到板上后由于走线寄生电感的存在，导致电容的谐振频率降低。
故，若希望平板电容具有较好的高频滤波效果，需尽量减短管脚至平面的距离。推荐的管脚连接平面的方式如图5所示。

图 3 Murata 0.1uF 0402电容阻抗曲线

图 4 安装的板上后0.1uF 0402电容阻抗曲线

图 5 多层板管脚接入平面的推荐方式

2 电容滤波半径

电源设计时对于电容的摆放位置，一般存在“电容去耦半径”的概念，即不容类型的电容具有不同的滤波半径，应保证电容滤波半径包裹住噪声源。

图 6 电容对噪声电压的滤波效果随距离增大而减弱
电容滤波半径的本质：电容有效补偿噪声源的瞬态电流需求。
当芯片对电流的需求变化时，会在电源平面的一个很小的局部区域产生电压扰动，电容要补偿芯片管脚电流就必须先感知这个电压扰动，而扰动电压信号传输至电容需要时间，电容产生的补偿电流提供至芯片管脚同样需要时间。若电容与芯片管脚的距离为噪声波长的1/4，则电容感知到噪声电压后发出的补偿电流重新传输至芯片管脚时，补偿电流与噪声源的相位相差180度，也就是说若芯片管脚需要补偿+1mA电流，但电容补偿电流在芯片管脚处提供的是-1mA电流，电容的补偿电流完全不起作用，去偶失效。
为了能有效传递补偿能量，应使噪声源和补偿电流的相位差尽可能小，最好同相位。距离越近，相位差越小，补偿能连传递越多。实际应用中，这一距离最好控制在去耦电容谐振频率1/40~1/50波长之间。
对于大电容，其谐振频率低，对应的波长长，故去耦半径很大。
从寄生电感角度，去耦电容距离芯片越远，寄生电感越大，电容的自谐振频率就会越低。如图7所示，去耦电容与IC管脚之间存在Labove和Lbelow两种寄生电感，电容与IC之间的距离越远，寄生电感会越大。而Lbelow相比Labove更大，Lbelow除与电容和IC之间的距离相关外，还与电源、地平面的距离相关，电源、地平面的距离越大，Lbelow越大。

图 7 去耦电容与IC之间的寄生电感
故：
 PDN设计时电容应尽量靠近噪声源放置，距离最好控制在去耦电容谐振频率1/40~1/50波长之间；
 电容的去耦半径还与电源、地平面的距离相关，减小电源、地平面距离有利于减小寄生电感，增大去耦半径；

参考：
 高速先生——电容的布局布线-电源是不是必须从滤波电容进入芯片管脚；
 于争——于博士信号完整性揭秘