操作系统第五章: 虚拟存储器管理习题

第五章 虚拟存储器管理作业

  1. 什么是程序运行时的时间局限性和空间局限性?

    1. 时间局限性:
      程序中的某条指令一旦执行, 则补救的将来该指令可能再次被执行; 对于储存单元同样使用
      时间局限性主要原因是程序中大量的循环操作
    2. 空间局限性:
      程序在一段时间内所访问的地址, 可能集中在一定的范围, 并不是所有的地址空间等概率的访问
      空阿金局限性的原因是程序的顺序执行
  2. 虚拟存储器有哪些特征? 其中最本质的特征是什么?

    虚拟存储器的特征:

    • 多次性
    • 对换性
    • 虚拟性

    最本质的特征是虚拟性

  3. 实现虚拟存储器需要哪几个关键技术?

    虚拟内存的实现主要建立在离散分配的内存管理方式上, 所需的具体技术有:

    1. 页表(段表)机制, 作为主要的数据结构
    2. 中断机构, 用于产生缺页中断等
    3. 地址变换机构, 用于将逻辑地址映射到物理地址
  4. 在请求分页系统中,页表应包括哪些数据项? 每项的作用是什么?

    页表的内容: 页号, 物理块号, 状态位P, 访问字段A, 修改位M, 外存地址

    • 状态位P: 用于只是该页是否已调入内存
    • 访问字段A: 用于记录本页在一段时间内被访问的次数, 或记录多长时间未访问
    • 修改位M: 标记该页在调入内存后是否被修改
    • 外存地址: 用于指出该页在外存上的地址
  5. 在请求分页系统中,常采用哪几种页面置换算法?

    常用的页面置换算法:

    • 最佳置换算法OPT
    • 先进先出置换算法FIFO
    • 最近最久未使用置换算法LRU
    • 时钟置换算法CLOCK
  6. 在一个请求分页系统中,采用FIFO页面置换算法时,假如一个作业的页面走向为4、3、2、1、4、3、5、4、3、2、1、5,当分配给该作业的物理块数M分别为3和4时,试计算在访问过程中所发生的缺页次数和缺页率,并比较所得结果。

    image-20201025110135228

    • M=3时,采用FIFO页面置换算法的缺页次数为9次,缺页率为75%
    • M=4时,采用FIFO页面置换算法的缺页次数为10次,缺页率为83%。

    由此可见,增加分配给作业的内存块数,反而增加了缺页次数,提高了缺页率,这种现象被称为是Belady现象。

  7. 影响页面换进换出效率的若干因素是什么?

    1. 页面置换算法
      此为最主要的因素, 直接影响页面置换的效率
    2. 磁盘写回频率:
      添加磁盘缓冲, 将多次写回请求集中到一次执行, 减少磁盘写回的频率, 能够提升页面置换效率
    3. 内存读取频率:
      减少将页面从外存上调入的频率, 能够提升页面置换效率
  8. 页面缓冲算法的主要特点是什么? 它是如何降低页面换进、换出的频率的?

主要特点:

  1. 显著降低页面进出频率, 大幅减少磁盘IO, 进而减少开销
  2. 实现起来非常简单, 因为页面进出开销大幅减小, 才能使用一种较为简单的置换策略(FIFO)以避免特殊的硬件支持

实现方法:

  1. 使用可变分配和局部置换的内存分配策略

  2. 在内存中设置两个链表来降低页面换进换出频率:

    • 空闲页面链表:
      当未被修改的页面换出时, 直接将其所在的物理块挂到此链表尾, 而不将其换到外存, 用于分配给频繁缺页的进程, 以降低缺页率
    • 修改页面链表:
      将修改的页面挂到此链表尾, 减少换到内存中的频率, 同时降低磁盘写回的频率
  3. 在请求分页系统中,产生“抖动”的原因是什么?利用哪几种方法来防止“抖动”?

    产生抖动的直接原因是某个进程频繁访问的页面数量高于可用的物理页帧数量, 通常是由于多道程序度过高导致的

    解决的方法:

    1. 采用局部置换策略
    2. 把工作集算法结合进处理机调度算法中
    3. 利用“L=S”准则调节缺页率
    4. 暂停部分进程并调出页面
  4. 何谓工作集? 它是基于什么原理确定的?

    工作集指的是在某段时间间隔之内, 进程要访问的页面的集合

    工作集的原理:
    让操作系统跟踪每个进程的工作集,并为进程分配大于其工作集的物理块。工作集内的页面需要调入到驻留集中, 而工作集外的页面可从驻留集中换出, 如果还有空闲物理块,则可以再调一个进程到内存以增加多道程序数。如果所有工作集之和增加以至于超过了可用物理块的总数,那么操作系统会暂停一个进程,将其页面调出并且将其物理块分配给其他进程,防止出现抖动现象。

  • 3
    点赞
  • 15
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
1.操作系统概述 操作系统的形成,操作系统的定义与功能,操作系统的分类 2.处理机管理 多道程序设计技术,用户与操作系统的两种接口,进程的定义、特征和基本状态,进程控制块(PCB)和控制块队列(运行、就绪、阻塞),进程的各种调度算法(先来先服务、时间片轮转、优先数、多级队列),进程管理的基本原语(创建、撤消、阻塞、唤醒),作业与作业调度算法(先来先服务、短作业优先、响应比高者优先)。 3.存储管理 地址的静态重定位和动态重定位,单一连续区存储管理,固定分区存储管理,可变分区存储管理,空闲区的合并,分区的管理与组织方式(表格法、单链表法、双链表法),分页式存储管理,页表、快表及地址转换过程,内存块的分配与回收(存储分块表、位示图、单链表),虚拟存储器的概念,请求分页式存储管理,缺页与缺页中断位,缺页中断与页面淘汰,页面淘汰算法(先进先出、最近最久未用、最近最少用、最优),页面走向,缺页中断率,抖动,异常现象。 4.设备管理 计算机设备的分类(基于从属关系、基于分配特性、基于工作特性),记录间隙,设备管理的目标与功能,输入/输出的处理步骤,设备管理的数据结构(SDT、DCB、IVT),独享设备的分配,共享磁盘的调度算法(先来先服务、最短查找时间优先、电梯、单向扫描),设备控制器,数据传输的方式(循环测试、中断、直接存储器存取、通道),I/O的缓冲技术(单缓冲、双缓冲、多缓冲、缓冲池),虚拟设备,SPOOLing技术。 5.文件管理 文件,文件系统,文件的逻辑结构(流式文件、记录式文件),文件的物理结构(连续文件、串联文件、索引文件),文件的存取(顺序、随机),磁盘存储空间的管理(位示图、空闲区表、空闲块链),文件控制块(FCB),目录的层次结构(一级目录,二级目录、树型),主目录,根目录,绝对路径,相对路径,按名存取的实现,文件共享,文件保护,文件上的基本操作。 6.进程间的制约关系 与时间有关的错误,资源竞争——互斥,协同工作——同步,信号量,信号量上的P、V操作,用P、V操作实现互斥,用P、V操作实现同步,用P、V操作实现资源分配,死锁,死锁产生的必要条件,死锁的预防,死锁的避免,死锁的检测与恢复,银行家算法,进程间的高级通信。 7.操作系统实例分析 Windows操作系统,Linux操作系统,MS-DOS操作系统
第一章 操作系统引论 学习本章的目的是使学生建立起 OS的基本概念。要求了解OS的引入和发展, 理解多道程序设计技术,掌握操作系统的功能和特征,了解 分层式结构和微内核结构。 第二章 进程和线程 本章的学习目的是使学生建立起进程的概念。进程是 OS中最重要的基本概念,本章是全书中最重要的一章。要求 掌握 进程的概念,进程的状态及其转换, 进程控制原语,用 P、V操作解决进程同步问题,了解进程间的通信, 了解线程的概念。 第三章 死锁 掌握死锁的概念和产生的必要条件,掌握死锁的预防和避免方法,了解银行家算法,死锁的检测及恢复。 第四章 调度 本章的学习目的主要是使学生理解和掌握处理机调度基本概念,要求掌握进程调度、作业调度和常见的调度算法,了解三级调度及其之间的联系。 第五章 存储管理 本章的目的是使学生了解各种存储器管理的方式和它们的实现方法。要求掌握地址重定位、虚拟存贮器、动态链接和共享的概念以及实现方法;掌握分区、页式与请求页式、段式与虚拟段式的实现原理和地址变换。了解段页式存储管理技术,虚存中的置换算法。 第六章 文件系统 本章的学习目的是使学生掌握文件系统的基本概念和实现过程。要求掌握文件的逻辑结构、物理组织及对不同类型文件的存取方法,掌握文件目录, 外存空间管理及文件共享方式, 了解文件系统的概念、文件的使用、文件系统的层次模型。 第七章 设备管理 学习本章的目的是使学生了解操作系统处理用户 I/O请求的基本过程。要求 掌握通道、缓冲、设备独立性的概念,掌握 I/O控制方式及设备驱动程序 ,设备分配的数据结构及分配程序,掌握设备分配技术,设备管理程序功能,理解缓冲技术和Spooling系统及磁盘调度算法。 第八章 中断和信号机制 理解中断的概念,了解中断机构的组成及工作机制,理解系统调用的概念,熟悉系统调用的使用方法,了解信号机制。 第九章 网络操作系统 本章的学习目的是使学生了解网络操作系统和 Windows NT。要求理解网络操作系统提供的功能和服务,并了解客户/服务器模式及Windows NT网络命令。 第十章 分布式操作系统 本章的目的是使学生了解分布式操作系统的基本概念和近期发展动态,了解常见的一些分布式系统及其相关的支持技术和实现方案。 第十一章 安全性与保护机制 本章学习的目的是使学生能初步建立起系统安全性的概念。要求掌握数据加密、数字签名和认证的基本概念,了解访问控制技术和防火墙技术。
第一章 操作系统引论  一、单项选择题 1、操作系统是一种(B )。 A.应用软件 B. 系统软件 C.通用软件 D. 工具软件 2、操作系统是一组(C )。   A.文件管理程序 B.中断处理程序   C.资源管理程序 D.设备管理程序 3、 操作系统是计算机系统的核心软件。按功能特征的不同,可把操作系统分为[B]、[E]、[C]、个人机系统、网络操作系统和分布式操作系统等基本类型。其中[B]的主要目标是提高系统的吞吐率和效率,而[E]是一旦有处理请求和要求处理的数据时,CPU就应该立即处理该数据并将结果及时送回,例如[D]等。 供选择的答案:   [1][2][3]   A、 单用户系统 B、多道批处理系统 C、分时系统   D、微机操作系统 E、实时系统   [4]  A、计算机激光照排系统 B、办公自动化系统   C、计算机辅助设计系统 D、航空订票系统 4、操作系统是为了提高计算机的[B]和方便用户使用计算机而配置的基本软件。它负责管理计算机系统中的[C],其中包括[F],[A],外部设备和系统中的数据。操作系统中的[F]管理部分负责对进程进行管理操作系统对系统中的数据进行管理的部分通常叫做[B]。 供选择的答案:  [1] A、速度 B、利用率 C、灵活性 D、兼容性   [2] A、程序 B、功能 C、资源 D、进程   [3][4] A、主存储器 B、虚拟存储器 C、运算器   D、控制器 E、微处理器 F、处理机   [5] A、数据库系统 B、文件系统 C、检索系统   D、数据库 E、数据存储系统 F、数据结构   G、数据库管理系统 5、现代操作系统的基本特征是(C ) 、资源共享和操作的异步性。   A.多道程序设计 B. 中断处理   C.程序的并发执行 D. 实现分时与实时处理 6、引入多道程序的目的在于(A )。   A. 充分利用CPU,减少CPU等待时间   B. 提高实时响应速度   C. 有利于代码共享,减少主、辅存信息交
第一章 计算机系统概述 复习题: 1.1、 列出并简要地定义计算机的四个主要组成部分。 答:主存储器,存储数据和程序;算术逻辑单元,能处理二进制数据;控制单元,解读存储器中的指令并且使他们得到执行;输入/输出设备,由控制单元管理。 1.2、 定义处理器寄存器的两种主要类别。 答:用户可见寄存器:优先使用这些寄存器,可以使机器语言或者汇编语言的程序员减少对主存储器的访问次数。对高级语言而言,由优化编译器负责决定把哪些变量应该分配给主存储器。一些高级语言,如C语言,允许程序言建议编译器把哪些变量保存在寄存器中。 控制和状态寄存器:用以控制处理器的操作,且主要被具有特权的操作系统例程使用,以控制程序的执行。 1.3、 一般而言,一条机器指令能指定的四种不同操作是什么? 答:这些动作分为四类:处理器-寄存器:数据可以从处理器传送到存储器,或者从存储器传送到处理器。处理器-I/O:通过处理器和I/O模块间的数据传送,数据可以输出到外部设备,或者从外部设备输入数据。数据处理,处理器可以执行很多关于数据的算术操作或逻辑操作。控制:某些指令可以改变执行顺序。 1.4、 什么是中断? 答:中断:其他模块(I/O,存储器)中断处理器正常处理过程的机制。 1.5、 多中断的处理方式是什么? 答:处理多中断有两种方法。第一种方法是当正在处理一个中断时,禁止再发生中断。第二种方法是定义中断优先级,允许高优先级的中断打断低优先级的中断处理器的运行。 1.6、 内存层次的各个元素间的特征是什么? 答:存储器的三个重要特性是:价格,容量和访问时间。 1.7、 什么是高速缓冲存储器? 答:高速缓冲存储器是比主存小而快的存储器,用以协调主存跟处理器,作为最近储存地址的缓冲区。 1.8、 列出并简要地定义I/O操作的三种技术。 答:可编程I/O:当处理器正在执行程序并遇到与I/O相关的指令时,它给相应的I/O模块发布命令(用以执行这个指令);在进一步的动作之前,处理器处于繁忙的等待中,直到该操作已经完成。中断驱动I/O:当处理器正在执行程序并遇到与I/O相关的指令时,它给相应的I/O模块发布命令,并继续执行后续指令,直到后者完成,它将被I/O模块中断。如果它对于进程等待I/O的完成来说是不必要的,可能是由于后续指令处于相同的进程中。否则,此进程在中断之前将被挂起,其他工作将被执行。直接存储访问:DMA模块控制主存与I/O模块间的数据交换。处理器向DMA模块发送一个传送数据块的请求,(处理器)只有当整个数据块传送完毕后才会被中断。 1.9、 空间局部性和临时局部性间的区别是什么? 答:空间局部性是指最近被访问的元素的周围的元素在不久的将来可能会被访问。临时局部性(即时间局部性)是指最近被访问的元素在不久的将来可能会被再次访问。 1.10、 开发空间局部性和时间局部性的策略是什么? 答:空间局部性的开发是利用更大的缓冲块并且在存储器控制逻辑中加入预处理机制。时间局部性的开发是利用在高速缓冲存储器中保留最近使用的指令及数据,并且定义缓冲存储的优先级。 习题: 1.1、图1.3中的理想机器还有两条I/O指令: 0011 = 从I/O中载入AC 0111 = 把AC保存到I/O中 在这种情况下,12位地址标识一个特殊的外部设备。请给出以下程序的执行过程(按照图1.4的格式): 1. 从设备5中载入AC。 2. 加上存储器单元940的内容。 3. 把AC保存到设备6中。 假设从设备5中取到的下一个值为3940单元中的值为2。 答案:存储器(16进制内容):300:3005;301:5940;302:7006 步骤1:3005->IR;步骤2:3->AC 步骤3:5940->IR;步骤4:3+2=5->AC 步骤5:7006->IR:步骤6:AC->设备 6 1.2、本章中用6步来描述图1.4中的程序执行情况,请使用MAR和MBR扩充这个描述。 答案:1. a. PC中包含第一条指令的地址300,该指令的内容被送入MAR中。 b. 地址为300的指令的内容(值为十六进制数1940)被送入MBR,并且PC增1。这两个步骤是并行完成的。 c. MBR中的值被送入指令寄存器IR中。 2. a. 指令寄存器IR中的地址部分(940)被送入MAR中。 b. 地址940中的值被送入MBR中。 c. MBR中的值被送入AC中。 3. a. PC中的值(301)被送入MAR中。 b. 地址为301的指令的内容(值为十六进制数5941)被送入MBR,并且PC增1。 c. MBR中的值被送入指令寄存器IR中。 4. a. 指令寄存器IR中的地址部分(941)被送入MAR中。 b. 地址941中的值被送入MBR中。 c. AC中以前的内容和地址为941的存储单元中的内容相加,结果保存到AC中。 5. a. PC中的值(302)被送入MAR中。 b. 地址为302的指令的内容(值为十六进制数2941)被送入MBR,并且PC增1。 c. MBR中的值被送入指令寄存器IR中。 6. a. 指令寄存器IR中的地址部分(941)被送入MAR中。 b. AC中的值被送入MBR中。 c. MBR中的值被存储到地址为941的存储单元之中。 1.4、假设有一个微处理器产生一个16位的地址(例如,假设程序计数器和地址寄存器都是16位)并且具有一个16位的数据总线。 a.如果连接到一个16位存储器上,处理器能够直接访问的最大存储器地址空间为多少? b.如果连接到一个8位存储器上,处理器能够直接访问的最大存储器地址空间为多少? c.处理访问一个独立的I/O空间需要哪些结构特征? d.如果输入指令和输出指令可以表示8位I/O端口号,这个微处理器可以支持多少8位I/O端口? 答案:对于(a)和(b)两种情况,微处理器可以直接访问的最大存储器地址空间为216 = 64K bytes;唯一的区别是8位存储器每次访问传输1个字节,而16位存储器每次访问可以传输一个字节或者一个16位的字。对于(c)情况,特殊的输入和输出指令是必要的,这些指令的执行体会产生特殊的“I/O信号”(有别于“存储器信号”,这些信号由存储器类型指令的执行体产生);在最小状态下,一个附加的输出针脚将用来传输新的信号。对于(d)情况,它支持28 = 256个输入和28 = 256个输出字节端口和相同数目的16位I/O端口;在任一情况, 一个输入和一个输出端口之间的区别是通过被执行的输入输出指令所产生的不同信号来定义的。 1.5、考虑一个32位微处理器,它有一个16位外部数据总线,并由一个8MHz的输入时钟驱动。假设这个微处理器有一个总线周期,其最大持续时间等于4个输入时钟周期。请问该微处理器可以支持的最大数据传送速度为多少?外部数据总线增加到21位,或者外部时钟频率加倍,哪种措施可以更好地提高处理器性能?请叙述你的设想并解释原因。 答案:时钟周期=1/(8MHZ)=125ns 总线周期=4×125ns=500ns 每500ns传输2比特;因此传输速度=4MB/s 加倍频率可能意味着采用了新的芯片制造技术(假设每个指令都有相同的时钟周期数);加倍外部数据总线,在芯片数据总线驱动/锁存、总线控制逻辑的修改等方面手段广泛(或许更新)。在第一种方案中,内存芯片的速度要提高一倍(大约),而不能降低微处理器的速度;第二种方案中,内存的字长必须加倍,以便能发送/接受32位数量。 1.6、考虑一个计算机系统,它包含一个I/O模块,用以控制一台简单的键盘/打印机电传打字设备。CPU中包含下列寄存器,这些寄存器直接连接到系统总线上: INPR:输入寄存器,8位 OUTR:输出寄存器,8位 FGI:输入标记,1位 FGO:输出标记,1位 IEN:中断允许,1位 I/O模块控制从打字机中输入击键,并输出到打印机中去。打字机可以把一个字母数字符号编码成一个8位字,也可以把一个8位字解码成一个字母数字符号。当8位字从打字机进入输入寄存器时,输入标记被置位;当打印一个字时,输出标记被置位。 a. 描述CPU如何使用这4个寄存器实现与打字机间的输入/输出。 b. 描述通过使用IEN,如何提高执行效率? 答案:a.来源于打字机的输入储存在INPR中。只有当FGI=0时,INPR才会接收来自打字机的数据。当数据接收后,被储存在INPR里面,同时FGI置为1。CPU定期检查FGI。如果FGI=1,CPU将把INPR里面的内容传送至AC,并把FGI置为0。 当CPU需要传送数据到打字机时,它会检查FGO。如果FGO=0,CPU处于等待。如果FGO=1,CPU将把AC的内容传送至OUTER并把FGO置为0。当数字符号打印后,打字机将把FGI置为1。 b.(A)描述的过程非常浪费。速度远高于打字机的CPU必须反复不断的检查FGI和FGO。如果中断被使用,当打字机准备接收或者发送数据时,可以向CPU发出一个中断请求。IEN计数器可以由CPU设置(在程序员的控制下)。 1.7、实际上在所有包括DMA模块的系统中,DMA访问主存储器的优先级总是高于处理器访问主存储器的优先级。这是为什么? 答案:如果一个处理器在尝试着读或者写存储器时被挂起, 通常除了一点轻微的时间损耗之外没有任何危害。但是,DMA可能从或者向设备(例如磁盘或磁带)以数据流的方式接收或者传输数据并且这是不能被打断的。否则,如果DMA设备被挂起(拒绝继续访问主存),数据可能会丢失。 1.9、一台计算机包括一个CPU和一台I/O设备D,通过一条共享总线连接到主存储器M,数据总线的宽度为1个字。CPU每秒最多可执行106条指令,平均每条指令需要5个机器周期,其中3个周期需要使用存储器总线。存储器读/写操作使用1个机器周期。假设CPU正在连续不断地执行后台程序,并且需要保证95%的指令执行速度,但没有任何I/O指令。假设1个处理器周期等于1个总线周期,现在要在M和D之间传送大块数据。 a.若使用程序控制I/O,I/O每传送1个字需要CPU执行两条指令。请估计通过D的I/O数据传送的最大可能速度。 b.如果使用DMA传送,请估计传送速度。 答案:a.处理器只能分配5%的时间给I/O.所以最大的I/O指令传送速度是10e6×0.05=50000条指令/秒。因此I/O的传送速率是25000字/秒。 b.使用DMA控制时,可用的机器周期下的数量是 10e6(0.05×5+0.95×2)=2.15×10e6 如果我们假设DMA模块可以使用所有这些周期,并且忽略任何设置和状态检查时间,那么这个值就是最大的I/O传输速率。 1.10、考虑以下代码: for ( i = 0;i < 20;i++) for (j = 0;j < 10;j++) a[i] = a[i]*j a. 请举例说明代码中的空间局部性。 b. 请举例说明代码中的时间局部性。 答案:a.读取第二条指令是紧跟着读取第一条指令的。 b.在很短的间歇时间内, a[i]在循环内部被访问了十次。 1.11、请将附录1A中的式(1.1)和式(1.2)推广到n级存储器层次中。 答案:定义: Ci = 存储器层次i上每一位的存储单元平均花销 Si = 存储器层次i的规模大小 Ti = 存储器层次i上访问一个字所需时间 Hi = 一个字在不高于层次i的存储器上的概率 Bi = 把一个数据块从层次i+1的存储器上传输到层次i的存储器上所需时间 高速缓冲存储器作为是存储器层次1;主存为存储器层次2;针对所有的N层存储器层以此类推。有: Ts的引用更复杂,我们从概率论入手:所期望的值 ,由此我们可以写出: 我们需要清楚如果一个字在M1(缓存)中,那么对它的读取非常快。如果这个字在M2而不在M1中,那么数据块需要从M2传输到M1中,然后才能读取。因此,T2 = B1+T1 进一步,T3 = B2+T2 = B1+B2+T1 以此类推: 所以, 但是, 最后, 1.12、考虑一个存储器系统,它具有以下参数: Tc = 100 ns Cc = 0.01 分/位 Tm = 1200 ns Cm = 0.001 分/位 a.1MB的主存储器价格为多少? b.使用高速缓冲存储器技术,1MB的主存储器价格为多少? c.如果有效存取时间比高速缓冲存储器存取时间多10% ,命中率H为多少? 答案:a.价格 = Cm×8×106 = 8×103 ¢ = $80 b.价格 = Cc×8×106 = 8×104 ¢ = $800 c.由等式1.1知:1.1×T1 = T1+(1-H)T2 (0.1)(100) = (1-H)(1200) H=1190/1200 1.13、一台计算机包括包括高速缓冲存储器、主存储器和一个用做虚拟存储器的磁盘。如果要存取的字在高速缓冲存储器中,存取它需要20ns;如果该字在主存储器中而不在高速缓冲存储器中,把它载入高速缓冲存储器需要60ns(包括最初检查高速缓冲存储器的时间),然后再重新开始存取;如果该字不在主存储器中,从磁盘中取到内存需要12ms,接着复制到高速缓冲存储器中还需要60ns,再重新开始存取。高速缓冲存储器的命中率为0.9,主存储器的命中率为0.6,则该系统中存取一个字的平均存取时间是多少(单位为ns)? 答案:有三种情况需要考虑: 字所在的位置 概率 访问所需时间(ns) 在缓存中 0.9 20 不在缓存,在主存中 (0.1)(0.6)= 0.06 60+20 = 80 不在缓存也不在主存中 (0.1)(0.4)= 0.04 12ms+60+20 = 12,000,080 所以平均访问时间是: Avg = (0.9)(20) + (0.06)(80) + (0.04)(12000080) = 480026 ns 1.14、假设处理器使用一个栈来管理过程调用和返回。请问可以取消程序计数器而用栈指针代替吗? 答案:如果栈只用于保存返回地址。或者如果栈也用于传递参数,这种方案只有当栈作为传递参数的控制单元而非机器指令时才成立。这两种情况下可以取消程序计数器而用栈指针代替。在后者情况中,处理器同时需要一个参数和指向栈顶部的程序计数器。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值