- 博客(3)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 计组实验四位加法器设计
QUARTUS2四位加法器要求Verilog HDL语言设计一位全加器电路，调用一位全加器符号模块，顶层采用原理图方式设计四位加法器。一位全加器的符号：包括3个输入端和2个输入端链接：https://pan.baidu.com/s/1GwJ2FukNtzbH6KJ8Xm5QSA提取码：hw4w...
2019-10-02 23:44:50
4475
原创 Java实现简单航班查询系统
#java实现简单航班管理系统题目要求：声明一个Flight(航班)类，该类包含private域航班号(如：CA1430)，起飞时间(如：10:15AM)，到达时间(如：2:30PM)。为该类声明合适的构造方法和实例方法（如：输出航班信息，返回航班号等）。程序中建立至少5个元素的航班数组（航班信息可以用数组元素初始化方式提供，每个元素调用new命令初始化）。程序在控制台屏幕显示两个菜单项（1.输...
2019-10-02 23:11:45
3632
原创 c语言实现进制转换
c语言义实现进制转换c语言义实现进制转换#include “stdio.h”#include “string.h”#include “conio.h”#include “stdlib.h”#include “math.h”#include using namespace std;int sel;//选择进制转换char zhs[50]={0},xs[50]={0};char ...
2019-06-12 20:28:15
350
2
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人