片上网络NOC(Network on Chip)相关总结转载~

NOC相关知识如下,以备常常回顾温习,直接转载,原文为:

片上网络(network-on-chip,NoC)基础知识之NoC发展背景_sourceCoder-hulz的博客-CSDN博客_noc片上网络

—————————————————————————————————————————

NoC是相对于SoC的新一代片上互连技术,要深入了解NoC必须深刻认识SoC,故本文组织结构为:
1、SoC产生背景
2、SoC的局限性
3、NoC架构简单介绍
摩尔定律指出:产品的价格保持不变的情况下,IC中集成的元器件数量每两年能够翻一番,与此同时其性能也会提高一倍。在过去的几十年发展中,摩尔定律不断的得到充分的验证,而且根据预测,IC的这种发展趋势将会持续下去。这就为SoC发展奠定了硬件基础。
而商业应用对产品功能的需求不断提高,对处理器运行速度、服务质量要求越来越高,芯片的集成度越来越高,因而单个芯片上集成的元器件数目不时提升,能够实现的功能也不断完善。然而,随着芯片集成的部件越来越多,部件之间的通信效率逐渐成为制约芯片性能的重要因素。由此,研究学者们提出了片上系统通讯架构(System on chip, SoC)
SoC整体架构图如下:

 

目前,SoC通讯架构的设计相对比较成熟。大部分芯片公司芯片制造都采用SoC架构。然而,随着商业应用开始不断追求指令运行并存性和预测性,芯片中集成的核数目将不断增多,基于总线架构的SoC将逐渐难以不断增长的计算需求。其主要表现为:
1、可扩展性差。SoC系统设计是从系统需求分析开始,确定硬件系统中的模块。为了使系统能够正确工作,SoC中各物理模块在芯片上的位置是相对固定的。一旦在物理设计完毕后,要进行修改,实际上就有可能是一次重新设计的过程。另一方面,基于总线架构的SoC,由于总线架构固有的仲裁通信机制,即同一时刻只能有一对处理器核心进行通信,限制了可以在其上扩展的处理器核心的数量。
2、平均通信效率低。SoC中采用基于独占机制的总线架构,其各个功能模块只有在获得总线控制权后才能和系统中其他模块进行通信。从整体来看,一个模块取得总线仲裁权进行通信时,系统中的其他模块必须等待,直到总线空闲。
3、单一时钟同步问题。总线结构要求全局同步,然而随着工艺特征尺寸越来越小,工作频率迅速上升,达到10GHz以后,连线延时造成的影响将严重到无法设计全局时钟树的成都,而且由于时钟网络庞大,其功耗将占据芯片总功耗的大部分。
NoC的主题思想是将宏观网络的通讯措施应用于芯片上,每个核当做一个独立的单元,IP核经过网络接口与特定的路由器相连。由此,将IP核之间的通信转换为路由器与路由器的通信。通常情况下的NoC架构如下图所示:

R为路由节点,IP为计算节点。
传统的NoC架构主要由路由器节点、IP核、资源网络接口、通道组成。
**1、资源节点:**主要包含计算节点和存储节点。计算节点包含处理器即IP核(CPU、DSP等),存储节点包含ROM、RAM、DRAM、SDRAM等
2、通信节点:即路由节点或路由器,主要负责完成IP核之间的数据通信任务。NoC中资源节点产生一个数据包后,会通过特定的接口发送到源路由器中,源路由器会读取数据包的头微片中的地址信息,通过特定的路由算法计算出最佳路由路径,从而树立可靠的传输到目的节点,最终由目的IP核接收此信息。
3、资源网络接口:其功能就是作为通信节点与功能节点之间的接口。主要功能有完成数据包的封装与解封装,在源节点的资源网络接口中将原地址信息以及目的地址信息等封装到数据包的头微片中;在目的节点的资源网络接口中将原地址信息以及目的地址信息等删除。
**4、通道:**实质为双向金属链路,用以保证节点间的数据传输。分为内部通道和外部通道,内部通道为资源节点和通信节点之间的金属链路,外部通道指通信节点之间的金属链路。
NOC架构优势:
**1、良好的可扩展能力。**一方面,相比于SoC架构,不在受限于总线架构,可以扩展任意数量的计算节点。另一方面,需要对系统功能进行扩展时,只需要将设计好的功能模块通过资源网络接口植入网络,无需重新设计网络整体架构。
**2、较高的通信效率。**一方面NoC将IP核之间的数据传输演变成为路由器之间的数据转发,IP核节约了一部分的计算资源。另一方面避免了总线架构同一时刻只能有一对通信节点进行通信的问题,可以实现同一时刻多对节点通信。
3、功耗。NoC中采用全局异步局部同步的时钟机制,其功耗开销远低于SoC。NoC中局部模块运用同步时钟域,而全局上采用异步时钟,降低了由于全局时钟同步所带来的动态开销,同时,NoC中的时钟树设计复杂度也低于SoC。
4、数据传输可靠性。随着集成电路特征尺寸的不断减小,电路规模的不断增大,互连线的宽度和间距也在不断地减小,线间耦合电容相应增大,长的全局并行总线会引起较大的串扰噪声,从而影响信号的完整性以及信号传输的正确性。同时,互连线上的延迟将成为影响信号延迟的主要因素,总线结构全局互连线上的延迟将大于一个时钟周期,从而使得时钟的偏移很难管理。
本文参考了https://www.eefocus.com/srnoc/blog/15-09/319333_0b2d8.html
—————————————————————————————————————————

另外总结的较好的如下:

NoC(Network on Chip)学习笔记(1)_Tommyll的博客-CSDN博客_noc模块

NoC(Network on Chip)学习笔记(2)_Tommyll的博客-CSDN博客

  • 5
    点赞
  • 16
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
来自MIT大佬Natalie Enright Jerger、Tushar Krishna、以及Li-Shiuan Peh总结的体系结构片上网络(onchip network)的学习材料(目前主要用于MIT相关课程教学)。 英文摘要:This book targets engineers and researchers familiar with basic computer architecture concepts who are interested in learning about on-chip networks. This work is designed to be a short synthesis of the most critical concepts in on-chip network design. It is a resource for both understanding on-chip network basics and for providing an overview of state of-the-art research in on-chip networks. We believe that an overview that teaches both fundamental concepts and highlights state-of-the-art designs will be of great value to both graduate students and industry engineers. While not an exhaustive text, we hope to illuminate fundamental concepts for the reader as well as identify trends and gaps in on-chip network research. With the rapid advances in this field, we felt it was timely to update and review the state of the art in this second edition. We introduce two new chapters at the end of the book. We have updated the latest research of the past years throughout the book and also expanded our coverage of fundamental concepts to include several research ideas that have now made their way into products and, in our opinion, should be textbook concepts that all on-chip network practitioners should know. For example, these fundamental concepts include message passing, multicast routing, and bubble flow control schemes. Table of Contents: Preface / Acknowledgments / Introduction / Interface with System Architecture / Topology / Routing / Flow Control / Router Microarchitecture / Modeling and Evaluation / Case Studies / Conclusions / References / Authors' Biographies 是学习NOC等领域的非常好的材料。
### 回答1: 网络芯片(Network on ChipNoC)是一种新型的集成电路设计技术,用于在芯片内部连接大量的IP核。这些IP核可以是处理器、存储器、通信模块等,它们需要相互之间进行高速的数据传输和通信。 NoC的主要目标是提高芯片的性能、降低功耗和减少芯片的设计复杂度。相比传统的总线结构,NoC能够提供更高的通信带宽和更低的延迟。同时,NoC可以通过动态路由和拓扑重构等技术优化通信路径,减少能量消耗。 NoC的设计通常采用自上而下的设计方法,首先需要对系统的需求进行分析和建模,然后选择适当的拓扑结构,确定通信路由算法,并设计物理布局和电路结构。最后,通过验证和仿真等方法对NoC进行评估和优化。 网络芯片的设计有许多挑战和难点,如拓扑结构的选择、通信路由算法的设计、时钟同步、故障容错等。此外,网络芯片还需要考虑跨片的通信需求,以及与外部系统的接口问题。 总的来说,网络芯片是一种应用于芯片内部的高性能、低功耗集成电路设计技术。它能够提供高速的数据传输和通信能力,提高芯片的性能和效率。在未来的芯片设计中,NoC技术将会起到更加重要的作用。 ### 回答2: Network-on-ChipNoC)是一种用于集成电路的通信架构。它是由一组处理单元(如处理器核心)和一组通信通道组成的网络。与传统的片上总线架构相比,NoC提供了更高的带宽、更低的延迟和更好的可扩展性。 《Network-on-Chip技术的PDF》可以作为了解和深入研究NoC相关技术的重要参考资料。这本书可能探讨以下方面: 首先,它可能介绍了NoC的基本概念和设计准则。这包括了NoC的组成部分,如节点和通道,以及它们之间的通信协议。此外,它可能还涉及模块化设计和资源分配策略,以实现高效的通信和资源利用率。 其次,这本书可能讨论了NoC的性能优化技术。这包括了链路调度算法、路由算法和拥塞控制策略,以最大程度地减少通信延迟和能耗。此外,它可能还探讨了容错机制,如错误检测和纠正,以确保数据的可靠传输。 此外,这本书可能还介绍了NoC的应用领域和案例研究。这些领域可能涉及到嵌入式系统、多核处理器、系统级芯片设计等。通过这些案例,读者可以了解NoC在不同领域中的实际应用和性能优势。 综上所述,《Network-on-Chip技术的PDF》是一本探讨NoC基本概念、设计准则、性能优化技术和应用领域的重要参考书籍。通过研读这本书,读者可以了解到NoC在集成电路通信中的关键原理和技术,以及它对系统性能的潜在影响。 ### 回答3: 网络芯片(Network on ChipNoC)是一种为集成电路系统中的多个处理器核心、存储器和其他硬件组件提供通信和数据传输的技术。它将芯片内部的通信结构从传统的总线结构转变为基于网络的结构,从而提供更高的带宽和更低的延迟。 网络芯片的设计是基于一种多核系统的需求,其中每个处理器核心都需要与其他核心进行通信。它采用了一种分布式的通信结构,将处理器核心和其他硬件组件连接起来,从而实现高效的数据传输和通信。 通过使用网络芯片,不同的处理器核心可以并行进行计算操作,并通过网络进行通信,从而提高系统的整体性能。此外,网络芯片还可以提供故障容错和可扩展性,使系统能够适应不同规模和复杂度的应用。 在研究中,有许多与网络芯片相关的PDF文献。这些文献包括关于网络芯片架构、通信协议、路由算法、拓扑结构等方面的研究。通过阅读这些文献,人们可以了解到关于网络芯片的最新研究进展和技术发展趋势。 总之,网络芯片是一种新兴的通信技术,可以应用于集成电路系统中,提供高效的通信和数据传输功能。在研究中,有许多关于网络芯片的PDF文献,可以用来深入了解该领域的研究进展。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值