元直数字电路验证-CSDN博客

原创 TCSH入门教程 --- tcsh从入门到精通

TCSH Shell入门教程摘要 TCSH是一种编程风格更接近C语言的Unix shell，其控制结构和表达式语法与bash等shell有明显差异。本文介绍了TCSH的核心概念和常用功能：变量与脚本使用set、@、setenv定义变量支持数值运算和数组操作脚本需以"#"开头，通过$<读取输入运算符包含赋值(=,+=)、算术(+,-)、关系(>,==)等运算符支持重定向(>,<)和管道(|) 控制结构 if/while使用(expression)测试条

2020-06-29 20:41:35 10897 3

转载华为内部的关于IC验证的经验总结

本文总结了华为IC验证工程师的实战经验，提出验证的核心目标是发现所有Bug。强调验证人员需具备代码分析能力、系统思维和淘金式执着精神，反对过度依赖自动化工具。从验证视角、检视技巧、波形分析等维度，分享了如何通过代码检视、波形检查等方法高效定位问题。文章指出，验证的关键在于人：验证人员需与设计思维对抗，项目经理需关注人员搭配。最后强调"波形为王"，提倡手工验证与自动化结合，在看似正常的波形中寻找隐藏问题。这些经验对提升验证效率和芯片质量具有重要指导意义。

2020-04-30 12:10:45 22536 7

原创 [Cshell]Cshell基本語法 --- 從入門到精通

本文介绍了CShell脚本编程的基础知识和实用技巧。主要内容包括：1)变量和数组的使用方法，包括局部变量、全局变量和数组操作；2)命令参数传递和命令行参数处理；3)文件操作和IO重定向；4)流程控制语句如if/else/while/foreach等；5)实用技巧如字符串处理、日期时间操作和环境变量设置；6)调试方法和错误处理机制。文章还提供了多个实际应用示例，如提取字符串中的数字、文件重定向等，帮助读者快速掌握CShell脚本编程的核心技能。

2019-03-09 11:21:25 36527 7

原创通过 ACM 论文模板学习 LaTeX 语法：从零到顶刊投稿

本文以ACM acmart模板为载体，系统讲解LaTeX论文写作核心语法，涵盖编译环境配置、模板使用、文档结构、图文表格、公式算法、参考文献引用等顶刊必备技能。通过真实可运行代码示例，手把手指导零基础用户从安装工具到独立排版，掌握规范排版与错误排查能力，实现快速迁移至IEEE/Springer等主流模板，助力科研论文高效投稿。

2026-09-14 22:24:39 57

原创 DFT 系列（03）：ATPG、故障模型与 Coverage——别被 99% 这个数字骗了

文章指出没有故障模型和分母定义的“99% coverage”没有可比性，可能是stuck-at coverage或排除大量untestable/X-blocked faults。拆解ATPG原理、故障模型语义、coverage分母陷阱及pattern仿真与X处理，强调aborted不等于proven untestable，coverage公式必须给出类别与分母，避免被表面数字误导。

2026-09-03 10:29:36 48

原创 DFT 系列（02）：Scan Cell、Scan Chain 与 Shift/Capture 协议

本文否定Scan chain单纯“灌入移出”的验证法，建立最小概念体系：muxed-D scan cell行为模型、链方向作为单一事实源、shift/capture/unload协议、lockup latch必要性，以及DV参考模型与首错分类。强调参考模型必须与chain manifest同源，按首错偏移分类可快速定位断链、跨域、capture语义等问题。

2026-09-03 10:27:53 155

原创 DFT 系列（01）：先别急着插 Scan——DFT 的目标、架构与职责边界

本文阐述DFT须在微架构阶段定义，通过扫描链等结构提升可控性与可观测性，覆盖制造测试、诊断与系统内测试三类目标。强调DFT架构规格需明确扫描、时钟、存储、访问等细节，并区分DE、DFT、DV、PD等角色责任。DFT验证需分层，从RTL到ATE逐级确认，否则易产生量产风险。

2026-09-03 10:26:15 64

原创 12 前置知识：PyTorch 速览（张量、自动微分与模块）

本文是对PyTorch关键机制的速览，涵盖张量（含多维约定、形状操作与广播）、自动微分（计算图、梯度累积及no_grad优化）、nn.Module（模型构建、参数保存与模式切换）以及DataLoader等，帮助读者补齐理解GPT代码所需的PyTorch编程基础。

2026-09-02 17:23:53 83

原创 11 训练进阶：学习率预热、余弦衰减与梯度裁剪

本文讲解LLM训练三大技巧：学习率预热避免起步震荡，余弦衰减平滑收敛，梯度裁剪防梯度爆炸；给出get_lr函数与PyTorch实现，实测可显著降低验证损失，是免费性能提升。

2026-09-02 17:19:26 110

原创 10 高效微调：LoRA 实战（把参数量压到 1%）

本文介绍高效微调方法LoRA，通过低秩分解将权重更新压缩为两个小矩阵，仅训练约1%参数即可接近全量微调效果。采用替换Q/V投影层、冻结原权重策略，推理时合并权重零额外开销，省显存且实现简单，是推荐的默认PEFT方案。

2026-09-02 17:14:48 148

原创 09 指令微调：训练一个能听懂指令的 AI 助手

指令样本长度不一，默认 collate 无法把变长序列堆成一个张量。需要自定义 collate：每批内填充到最长长度。# 把填充位置的 pad token 替换为 -100（保留第一个作为结束标记）关键理解（对应-100输入 = 原序列 + 一个 pad 再去掉最后一个（长度对齐）。目标 = 原序列右移一位+ 末尾补 pad。目标中的 pad 位置全部替换为-100，但保留一个 50256（让模型学会"何时结束回答"）。交叉熵的默认会自动跳过 -100 的位置。

2026-09-02 11:32:14 41

原创 08 分类微调：把 GPT 变成垃圾邮件分类器

本文介绍如何将预训练GPT微调为垃圾邮件分类器。预训练模型输出词表概率，需替换输出头为二分类层。微调可仅训练输出头或全量微调，后者效果更好。数据使用UCI SMS数据集，需分层划分并填充样本。关键点：取最后一个token嵌入进行分

2026-09-02 10:41:22 68

原创 07 预训练（下）：温度采样、Top-k 与加载官方 GPT-2 权重

本文介绍了提升文本生成质量的两项技术：温度采样与Top-k截断，使输出多样且合理；并讲解了模型保存/加载方法，以及如何加载官方GPT-2权重，跳过预训练直接体验成熟模型。

2026-09-02 09:42:57 46

原创 06 预训练（上）：损失、困惑度与训练循环

本文介绍GPT预训练核心：通过“预测下一个词”的自监督任务学习语言规律。用交叉熵损失衡量预测误差，困惑度=exp(损失)直观反映模型平均候选词数。训练循环周期性地计算损失并生成样例，结合定量与定性评估，验证模型语言能力。

2026-09-01 17:45:38 440

原创 05 从零搭建 GPT 模型：LayerNorm、GELU 与解码器堆叠

本文介绍从零搭建GPT模型的关键组件：LayerNorm对特征维归一化，GELU平滑激活，前馈网络扩展收缩，残差连接缓解梯度消失。随后组装TransformerBlock（多头注意力+前馈，Pre-LN），最终构建GPTModel并实现文本生成，附参数量核算。

2026-09-01 15:13:56 1020

原创 04 注意力机制（下）：因果掩码与多头注意力

本文介绍了因果掩码与多头注意力：因果掩码通过上三角置-∞使GPT只关注过去，保障自回归训练与推理一致；多头注意力并行捕捉不同模式。并涵盖dropout正则化及CausalAttention类实现细节，为构建大模型奠定基础。

2026-09-01 15:06:15 185

原创 03 注意力机制（上）：从 RNN 困境到自注意力与缩放点积注意力

本文讲解注意力机制：针对RNN长句信息瓶颈，提出自注意力，让每个token动态加权全部token，获得上下文相关表示。实现分三步：点积算分数、softmax归一化权重、加权求和得上下文向量；矩阵化可并行。最后引入可学习的QKV投影，使注意力具备学习能力，为缩放点积注意力打下基础。

2026-09-01 15:02:16 265

原创 02 文本数据处理：分词、BPE 与词嵌入——给 LLM 准备“燃料”

本文讲解LLM文本数据处理的完整流水线：原始文本经分词（推荐BPE子词）、映射为token ID，再经嵌入层变为稠密向量。文章从朴素正则分词器讲起，说明词汇表构建、编码解码配对，并引入<|unk|>和<|endoftext|>等特殊token处理未知词与文档边界。最后强调嵌入向量将语义相近的词映射到相近位置，是模型理解语言的基础。

2026-08-31 16:45:00 131

原创 01 理解大模型：为什么从零构建？——LLM 全景与学习路线图

大语言模型（Large Language Model, LLM）是一种基于深度学习的神经网络模型，专门用于理解、生成和处理自然语言。它以「预测下一个词」为核心任务，在海量文本上自监督训练后，具备了填空、续写、问答、翻译、摘要、对话等能力。输入: "今天天气真"输出: "好，我们出去走走吧。关键在于：模型并没有「理解」天气，它只是学会了根据上下文推断下一个词的概率分布。这种「模仿」能力足够强时，就会在行为上表现为"智能"。

2026-08-31 15:10:02 69

原创 00 工程篇：环境搭建与项目结构（从零开发 GPT 的开工准备）

系列第 0 篇。本文提供完整的环境清单、项目目录结构、与常见工程问题速查，是整套系列可落地开发的"开工手册"。

2026-08-31 15:01:20 179

原创 DFT 设计与验证系列（专业版）：从 Scan 到 SoC/Chiplet Sign-off

面向 DE、DV、DFT Engineer 的系统教程与项目查阅手册。全系列 15 篇：1 篇导读 + 14 篇专题。每篇可独立阅读，也可作为项目执行时的查阅手册。

2026-08-27 14:38:20 58

原创 DFT 系列（14）：DE/DV 项目落地——Milestone、Testplan、Case 与 Sign-off 模板

DFT 是贯穿 spec、architecture、RTL、netlist、pattern、timing、power、安全与量产的系统工程；验证的价值，是让这些交付物之间的意图保持可追溯、可复现、可证伪。工具会换代，工艺会演进，标准会更新——但"先定义证据，再谈覆盖率"这条纪律不会过时。

2026-08-27 09:42:50 51

原创 DFT 系列（13）：Coverage、Sign-off 与 Debug——先分类，再看波形

单一 coverage dashboard 容易制造虚假的确定性。DFT readiness 至少需要 requirement、structural、protocol、scenario、assertion、fault、pattern 和 waiver 八类证据。本篇给出覆盖率的多维框架、requirement trace、waiver 纪律、debug 决策树、失败签名表与首错证据包——这是全系列"证据观"的收敛。

2026-08-27 09:41:17 51

原创 DFT 系列（12）：层次化 SoC、Chiplet 与 DFT 安全

把所有 core 的 Scan chain 直接拉到顶层，不是可扩展的 SoC DFT 架构。它会放大 pin、布线、时钟、pattern 管理和第三方 IP 交付问题；到了 multi-die，还必须区分 pre-bond、mid-bond 与 post-bond access。

2026-08-27 09:40:22 152

原创 DFT 系列（11）：低功耗、复位、时钟与 DFT 的交叉验证

功能模式的 UPF/NLP 验证通过，不代表 test mode 安全。DFT 会旁路 clock gate、改变 reset ownership、跨越 power domain 串接 Scan chain，还可能在掉电域外传播 X。本篇处理 SoC 集成阶段最容易爆炸的交叉域：DFT 与低功耗、复位、时钟的相互作用。核心工具是 Mode Ownership Matrix 与一套跨域测试矩阵。

2026-08-27 09:39:37 44

原创 DFT 系列（10）：DFT SVA 断言库——检查协议，不伪装成 STA

SVA 不是 clock-quality analyzer。它擅长证明离散事件、时序顺序和有限/无限状态不变量，但不能单独证明模拟毛刺、真实 setup/hold 或全 PVT 脉宽。本篇给出 DFT SVA 断言库的分层原则、各功能域的模板与评审清单。完整示例代码可按本篇模板在项目中断言库化。

2026-08-26 19:26:29 44

原创 DFT 系列（09）：面向 DFT Control Plane 的 UVM 平台与参考模型

UVM（Universal Verification Methodology）由 Accellera 组织维护，融合了 OVM、URM 等前代方法学，是当前数字验证的主流类库与流程基础；其类库接口已由标准化。。DFT 控制平面（mode、reset、clock、power、TAP、MBIST、OCC 的编排与状态）具有典型的"多接口、多阶段、状态机丰富"特征，正是 UVM 的适用场景；

2026-08-26 19:25:37 39

原创 DFT 系列（08）：DFT 验证方法学——从 Spec、Inserted Netlist 到 ATE

DFT 验证不能由一组 gate-level ATPG pattern 代替。GLS 能证明某组向量在某个模型下运行，却无法穷尽 mode 组合、非法序列、权限、reset/power interruption，也不能替代结构检查和 ATPG fault classification。本篇把前七篇的结构知识组织成一套方法论：先建立"缺陷类型—验证引擎"映射，再分五层构建证据，最后给出环境输入清单、仿真期望差异、采样策略、回归分桶与签核标准。

2026-08-26 19:24:58 413

原创 DFT 系列（07）：JTAG、Boundary Scan 与 IJTAG——从 TAP FSM 到片上仪器网络

背景知识：JTAG 的来历。1980 年代，PCB 上 BGA 与细间距封装使探针测试越来越难，业界需要一个标准化的板级互连测试手段。于 1985 年成立（源于欧洲电子制造商的联合组织），1986–1988 年间形成提案，1990 年 IEEE 发布 1149.1 标准，即今天所说的 JTAG。此后历经 1994（引入 BSDL 描述语言）、2001、2013 多次修订。它意外地成为片上调试（debug probe）、固件烧录、FPGA 配置的事实接口——这也正是第 12 篇要讨论的安全风险来源。

2026-08-26 19:18:12 265

原创 DFT 系列（06）：MBIST、BIRA、BISR 与 ECC——从 March 算法到修复闭环

且与量产诊断需求对齐（诊断需要看到 raw syndrome，而不是被 ECC 抹平的"pass"）。

2026-08-26 19:17:21 201

原创 DFT 系列（05）：OCC 与 At-speed 验证——两拍高速脉冲为什么最容易出事故

OCC 验证不能停留在"看到两个脉冲"。脉冲的来源、相位、宽度、间距、数量、目标域、SE 窗口和 reset/power 条件任何一项错，都可能使 transition pattern 失真或制造额外风险。本篇解释为什么需要片上时钟控制器（On-chip Clock Controller, OCC）、LOC/LOS 两种 at-speed 发射范式的时序责任、OCC 的关键不变量与断言、多时钟域策略，以及负向测试与签核清单。

2026-08-26 19:16:34 64

原创 DFT 系列（04）：Scan Compression 与 X 管理——压缩率不是唯一指标

更高的 compression ratio 不等于更好的 DFT。极端压缩会增加约束相关性、X 敏感性、路由复杂度和诊断难度，最终可能降低有效覆盖或抬高测试功耗。本篇解释压缩架构的两个核心网络（decompressor 与 compactor）的工作原理与约束空间、X 的来源与分层治理、链平衡与测试时间的关系，以及压缩验证的完整 testplan。

2026-08-26 19:15:36 45

原创 DFT 系列（3）：ATPG、故障模型与 Coverage——别被 99% 这个数字骗了

反方观点：没有故障模型、分母定义和分类明细的“99% coverage”没有可比性。它可能是 stuck-at test coverage，也可能排除了大量 untestable 或 X-blocked faults。

2026-08-22 19:27:04 164 1

原创 DFT 系列（2）：Scan Cell、Scan Chain 与 Shift/Capture 协议

本文系统介绍了DFT扫描链验证的关键要点。主要内容包括：1) 扫描单元的行为模型和两种工作模式；2) 扫描链方向的定义和验证重要性；3) 完整的shift-capture-unload测试协议；4) LOC与LOS测试方法的区别；5) 跨时钟域锁存器的必要性；6) 三种扫描复位策略的优缺点；7) 失效诊断方法；8) 最小测试集构成；9) 设计验证检查表。文章强调扫描链验证远非简单的"灌入1010"测试，需要全面考虑时序、协议、跨域等复杂因素，并提供了具体的验证方法和检查项。

2026-08-22 19:25:13 188

原创 DFT 系列（1）：先别急着插 Scan——DFT 的目标、架构与职责边界

反方观点：DFT 不是“后端收尾动作”，也不是 DFT Engineer 一个人能闭环的工作。DFT 会改变寄存器数据路径、时钟控制、复位可控性、功耗模式和顶层测试访问，因此必须在微架构阶段定义。

2026-08-22 10:49:18 55

原创 DFT 设计与验证系列：从 Scan 到 SoC/Chiplet Sign-off

IEEE 1149.1 定义 Test Access Port（TAP）与 boundary-scan architecture，典型信号为 TCK、TMS、TDI、TDO，并可有可选复位引脚。核心对象：[FRAME]IR：选择当前指令；DR：被当前指令选中的数据寄存器；BSR：边界扫描寄存器；BYPASS：最短串行路径；IDCODE：器件识别寄存器（若实现）。。该页面当前将 2013 版标为 Inactive-Reserved，并显示 P1149.1 后续项目状态；

2026-08-21 17:21:36 44

原创 Multi-Agent-LLM架构全景调研-深度总结

摘要：本文系统梳理了2023-2026年Multi-Agent LLM系统架构的研究进展与工业实践。基于三大分类维度（拓扑/通信目标/控制模式）和六篇核心综述，详细解析了七大主流架构范式，包括星型协调（生产首选）、链式流水线、Mesh辩论、动态拓扑等。研究显示，多Agent系统性能可提升90.2%，但带来15倍token消耗。文章对比了AutoGen、LangGraph等生产框架，总结了通信协议标准化、规划分解等关键技术，并指出动态路由、异构拓扑适配等前沿方向。最后提出工程挑战与未来研究方向，为架构选型提供

2026-08-21 11:33:44 60

原创 Multi-Agent LLM 系统架构全景调研（2023–2026）深度总结与解读

Multi-Agent LLM 系统架构全景调研摘要（2023-2026）本调研系统梳理了多Agent LLM系统从学术研究到工业落地的发展历程，核心围绕四大问题展开：分类体系：基于六篇奠基性研究（Guo 2024至Agentic AI 2026），提炼出拓扑结构（链式/星型/网状）、通信目标（合作/竞争/混合）和控制模式（集中/去中心）三大分类维度。架构范式：详细拆解七大主流架构，包括星型协调（Supervisor-Worker）、链式流水线、平等协作（P2P）、动态自适应等，对比了Microsof

2026-08-21 11:11:51 60

原创 Cache一致性协议详解——从MSI到Directory-Based

摘要《深入浅出多核 Cache 一致性协议》系统梳理了从 MSI 到 Directory-Based 的缓存一致性协议演化历程。文章从计算机存储体系结构出发，阐释了多核环境下缓存一致性问题产生的根源：为解决"存储墙"问题引入的多级缓存导致同一数据存在多个副本。随后详细分析了两种主流解决方案——基于总线监听的 Snooping 协议（包括 MSI、MESI、MESIF、MOESI 等）和基于目录的 Directory-Based 协议，对比了它们在扩展性、带宽消耗等方面的优劣。文章特别对各类协议的状态转换机

2026-08-20 20:30:12 84

原创 RISC-V IOMMU 寄存器接口与软件编程指南

本文是「RISC-V IOMMU Spec 深度解读」系列终篇，详细解析了RISC-V IOMMU的寄存器接口与软件编程指南。主要内容包括：寄存器接口概述：IOMMU提供内存映射编程接口，每个IOMMU寄存器位于4-KiB对齐页面内，规定了严格的访问规则和可选寄存器处理方式。关键寄存器详解： capabilities寄存器（只读）展示IOMMU支持的功能集 fctl寄存器控制字节序、中断方式等核心功能 ddtp寄存器配置设备目录表指针和模式各类队列控制寄存器（cqcsr/fqcsr/pqcsr）调试

2026-08-18 15:47:28 72

【半导体架构】基于SDP的高性能片上系统互连设计：支持缓存一致性和多虚拟通道的数据传输协议

内容概要：本文档是AMD公司发布的《可扩展数据端口（Scalable Data Port, SDP）》技术规范第1.5.0版，全面定义了一种用于片上系统（SoC）内部IP模块间高效通信的标准化接口架构。SDP支持缓存一致性与非一致性事务，采用分离式请求/响应协议，具备虚拟通道、信用流控、原子操作、数据压缩、错误检测与恢复、安全属性及低功耗信号等多种高级特性。文档详细规定了端口信号、事务命令类型（如读写、原子操作、缓存维护）、探针响应机制、分布式虚拟内存（DVM）、消息传递区域、严格的数据顺序与一致性模型，并对奇偶校验、安全编码和错误处理提出了明确要求。该规范广泛适用于高性能计算平台中的CPU、GPU、I/O枢纽等核心组件的互连设计，支撑x86、图形处理及PCIe协议环境下的高效、可靠通信。; 适合人群：SoC架构师、IP模块设计师、芯片前端与验证工程师、固件开发人员，以及从事高性能处理器和复杂嵌入式系统设计的研发人员；需具备扎实的数字电路设计、计算机体系结构和SoC互连协议基础知识。; 使用场景及目标：①指导高性能SoC内部高速、低延迟互连架构的设计与实现；②保障多核系统中缓存一致性、虚拟内存统一管理及高效事务处理；③满足数据中心、服务器和高端客户端芯片对高可靠性、安全性与能效的严苛要求；④支持PCIe协议兼容性、图形处理器数据流优化及系统级电源管理。; 阅读建议：本规范为高度专业的技术文档，建议结合具体的RTL代码实现、SoC微架构资料及验证环境进行深入研读，重点关注命令编码规则、状态转换逻辑、数据通道时序、信用流控机制及异常处理流程，特别适用于系统级集成、兼容性验证与故障排查。

2026-06-23

VCS Native Low Power(NLP) User Guide; U-2023.03-SP1, June 2023;Verification Continuum.

本资源是 Synopsys VCS Native Low Power（NLP）工具的官方技术手册，系统讲解基于 IEEE 1801 UPF 标准的芯片低功耗设计仿真验证全流程技术。内容核心涵盖 NOR 型隔离单元的仿真语义与实现规则、多模式状态保持策略的配置与验证方法、低功耗场景自动化断言检查、功耗相关功能覆盖率采集方案、门级网表低功耗仿真流程、UPF 功耗意图加密、混合信号仿真中 UPF 与 SPICE 模块的供电连接，以及区域化 SAIF 功耗分析报告生成等核心功能；同时明确了工具编译选项、UPF 命令语法、仿真约束与限制条件，配套了大量可直接复用的代码示例与仿真结果说明。本资源适用于集成电路前端设计工程师、低功耗设计验证工程师、芯片 EDA 工具应用工程师，以及微电子相关专业的科研人员与在校学生。主要用于 SoC/ASIC 芯片低功耗设计的全流程仿真验证场景，包括 RTL 级功耗意图的功能验证、门级网表低功耗仿真与时序检查、电源域切换逻辑的断言验证、低功耗场景的覆盖率分析、芯片功耗分析的 SAIF 数据生成。核心目标是帮助工程师基于 VCS NLP 工具完成 UPF 功耗意图的合规性验证，确保芯片电源域关断、隔离、状态保持等低功耗机制的功能正确性，提前发现设计缺陷，提升芯片低功耗设计的可靠性与验证效率。

2026-04-17

Unified Coverage Interoperability Standard (UCIS)

复杂电子电路的验证经常需要使用多种验证工具，可能来自多个供应商，并采用不同的验证技术。可能来自多个供应商，并采用不同的验证技术。统一覆盖互操作性标准 (UCIS) 提供了一个应用编程接口 (API)，可在软件仿真器、硬件加速器、符号加速器、定制软件和系统之间共享覆盖率数据。软件模拟器、硬件加速器、符号模拟、形式工具或定制验证工具之间共享覆盖率数据。验证工具之间共享覆盖率数据。覆盖率数据通常在验证过程中使用，以确定在使用不同工具和方法时是否达到了验证目标。在使用不同工具和方法时，覆盖率数据通常用于确定是否达到了验证目标。现在，设计的复杂性不断增加，这就要求不同工具之间共享覆盖率数据，以实现数据在不同工具之间共享，以实现验证闭合。本文档定义了 UCIS，它是在多种工具间交换验证覆盖率的通用标准。本文档介绍了 UCIS，括 UCIS API、被称为 UCIS 数据库（UCIS 数据库）的覆盖率数据库的抽象表示。本文档介绍了 UCIS API、被称为 UCIS 数据库 (UCISDB) 的覆盖率数据库抽象表示法、基于文本的互操作性 XML 交换格以及如何使用 UCIS 开发统一覆盖率的示例。

2024-09-12

Accellera Standard for VERILOG-AMS - Analog and Mixed-signal Ext

Accellera Standard for VERILOG-AMS - Analog and Mixed-signal Extensions to Verilog HDL

2024-09-11

可综合的SystemVerilog，打破 SystemVerilog仅用于验证的神话

SystemVerilog 不仅仅用于验证！在最初设计 SystemVerilog 标准时，其主要目标之一是创建可综合的复杂硬件设计模型。SystemVerilog的主要目标之一是为复杂的硬件设计创建可综合的模型更准确、代码行数更少。这一目标已经实现，Synopsys 公司在 Design Compiler (DC) 和 Synplify-Pro 中出色地实现了 SystemVerilog。本文详细分析了用于 ASIC 和 FPGA 设计的 SystemVerilog 可综合子集，并介绍了使用这些构造的优势、并介绍了与传统 Verilog 相比使用这些构造的优势。读者将读者将从本文中获得新的 RTL 建模技巧，这些技巧确实能以更少的代码行数进行建模，同时还能以更少的代码行数进行建模。同时还能减少潜在的设计错误，实现较高的综合结果质量 (QoR)。目标受众参与 RTL 设计和综合的工程师，针对 ASIC 和 FPGA实现。

2024-09-11

快速仿真和数模混合仿真软件.ppt

浙江大学数模混合仿真课件，深度讲解了Cadence的Ultrasim、Spectre、Spectre-Verilog仿真工具的用法，非常好的数模混合仿真教材。目前市面上相关资料特别少，值得推荐。

2020-07-12

集成电路设计CAD-EDA工具实用教程1-Spectre-Verilog数模混合仿真.ppt

本文详细讲解了Cadence的Spectre–Verilog混合信号仿真步骤，可作为新人教案，也可作为工程技术人员的参考。目前市面上相关资料特别少，值得推荐。

2020-07-12

AXI4 Spec中文版及常见问题解答

AXI4 Spec中文版及常见问题解答，涵盖了面试常见的一些问题及系统总线的研究。

2023-09-08

PCIe Spec中文版，PCIe系统体系结构导读

PCIe Spec中文版，PCIe系统体系结构导读，经典的PCIe入门资料，中文版

2023-09-08

uvm-testbench-gen

提供一个通过GUI方式自动生成UVM环境的工具，uvm_testbench_gen。工具来源于DVCon US 2022的一篇论文：Novel GUI Based UVM Test Bench Template Builder。uvm_testbench_gen使用python的tkinter编写，其主要目的在于提升UVM环境搭建效率，缩减前期验证环境准备时间。使用方法参见博文：https://xueying.blog.csdn.net/article/details/130598532?spm=1001.2014.3001.5502

2023-05-10

Verdi and Siloti Command Reference

Verdi用户手册最新版，基于Version U-2023.03, March 2023.Verdi主要用于生成fsdb模型，同VCS使用的vcd文件相比，verdi使用的fsdb相当于vcd文件经过霍夫编码压缩之后的精简版，可用于查看fsdb波形并追踪RTL代码。虽说verdi、modelsim都是用来调试波形， modelsim与verdi相比，最大的缺点是波形不会全dump，wave窗口拉不全的话需要重新跑，而verdi边运行边查看。具体做法是，在使用tcl指令，在运行仿真时，设置仿真时间，每次run完毕之后，在nWave窗口中file——>自动加载（shift+L快捷键），异常方便！

2023-04-11

开源AMBA AHB VIP

当今的SoC芯片，普遍包含大量的工业标准接口同外围设备相连。在验证设计过程中，这些接口被用于和测试testbench相连接。这些沟通桥梁，被称为 Verification IP (VIP) 的模块实现。Verification IP (VIP) 是一种特殊的IP Core。它将一个接口的BFM 和 Test Harness features 结合在一起。VIP在芯片验证中的应用场景众多，不管是在IP Level还是在SoC Level随处可见它的身影。拥有VIP,无惧芯片设计挑战。而在当今的芯片领域，用的最多的可能还是标准总线APB/AHB/AXI等。提到VIP，估计大家最先想到的就是Cadence和Synopsys了。没错，他们是目前最大的两家VIP提供商。不过，那是商业VIP。商业VIP虽好，但是贵呀！很多小公司的预算有限，很多时候都舍不得买，而我们个人想学习用那就更是买不起了。不过好消息来了，我找到一些高质量的开源AMBA VIP，今天就分享给大家，供大家学习研究那是妥妥的没问题，有的甚至都已经成功的被用到一些公司的验证环境了。

2022-12-09

开源AMBA APB VIP

2022-12-09

开源AMBA AXI4 VIP

2022-12-09

湖南大学量子力学课件，量子力学入门级教案

湖南大学量子力学课件，量子力学入门级教案。

2022-12-09

VCS用户手册，对应版本号为：R-2020.12-SP2，发布于June 2021

2022-11-04

使用VCS的门级仿真和最佳实践（Gate-Level Simulation with VCS and Best Practic）

使用VCS的门级仿真和最佳实践（Gate-Level Simulation with VCS and Best Practic）。

2022-10-08

UVMC应用案例代码分享

尽管 UVM 为构建参考模型提供了高级抽象，但 SystemC 在用于设计和验证的高级模型方面具有传统。为了允许在 UVM 测试平台中重用使用 SystemC 编写的参考模型，UVMC 在 SystemC 和 SystemVerilog UVM 模型和组件之间提供 TLM1 和 TLM2 连接。在此代码包中将提供一个完整的UVMC应用案例，供大家参考。

2022-09-15

SystemC User’s Guide（SystemC使用手册）

本文档还没有描述新的SystemC 2.0特定的语言特性。请参阅SystemC 2.0功能规范文档。SystemC是一个c++类库和一种方法，您可以使用它来有效地创建软件算法、硬件架构和SoC(芯片上的系统)接口和系统级设计的周期精确模型。您可以使用SystemC和标准c++开发工具来创建系统级模型，快速模拟以验证和优化设计，探索各种算法，并为硬件和软件开发团队提供系统的可执行规范。可执行规范本质上是一个c++程序，它在执行时表现出与系统相同的行为。

2022-07-21

CMake官⽅⽂档CMake Tutorial

本⽂是CMake官⽅⽂档CMake Tutorial (http://www.cmake.org/cmake/help/cmake_tutorial.html) 的翻译。通过⼀个样例⼯程从简单到复杂的完善过程，⽂档介绍了 CMake 主要模块（ cmake , ctest , cpack ）的功能和使⽤环境；从中可以⼀窥 cmake 的⼤体形貌。正⽂如下：本⽂下述内容是⼀个⼿把⼿的使⽤指南；它涵盖了 CMake 需要解决的公共构建系统的⼀些问题。这些主题中的许多主题已经在 `Mastering CMake ⼀书中以单独的章节被介绍过，但是通过⼀个样例⼯程看⼀看它们如何⼯作也是⾮常有帮助的。本指南可以在 CMake 源码树的Tests/Tutorial路径下找到。每⼀步都有它⾃⼰的⼦路径，其中包含该步骤的⼀个完整的指南。

2022-07-21

Synopsys_SVA_OVL检查库应用指南

验证与设计不同，尤其是初学者，验证会成为一盘散沙——无规可循。然而为了能够实现验证平台的重用，需要标准的验证语言和标准的验证库。这样一来在验证的过程中只需要调用验证库中的库单元就可以实现验证的重用。所以为了解决验证的混乱局面，特此依据 Synopsys 的 SVL 库进行翻译，该库与 OVL 的使用方式相同，每次的检查对象仅需要例化对应的库单元就可以实现。其原文来自于 Synopsys 的 SystemVerilog 检查库的讲解文档，翻译难免有错和生硬的地方，所以请参照相应文件进行阅读。最后将 Serikanth Vijayaraghavan 和 Meyyappan Ramanathan 编著的《A Practical Guide for SystemVerilog Assertions》的第一章翻译放置在附录 A 中，以供阅者参考。

2022-07-07

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

【半导体架构】基于SDP的高性能片上系统互连设计：支持缓存一致性和多虚拟通道的数据传输协议

VCS Native Low Power(NLP) User Guide; U-2023.03-SP1, June 2023;Verification Continuum.

Unified Coverage Interoperability Standard (UCIS)

Accellera Standard for VERILOG-AMS - Analog and Mixed-signal Ext

可综合的SystemVerilog，打破 SystemVerilog仅用于验证的神话

快速仿真和数模混合仿真软件.ppt

集成电路设计CAD-EDA工具实用教程1-Spectre-Verilog数模混合仿真.ppt

AXI4 Spec中文版及常见问题解答

PCIe Spec中文版，PCIe系统体系结构导读

uvm-testbench-gen

Verdi and Siloti Command Reference

开源AMBA AHB VIP

开源AMBA APB VIP

开源AMBA AXI4 VIP

湖南大学量子力学课件，量子力学入门级教案

VCS用户手册，对应版本号为：R-2020.12-SP2，发布于June 2021

使用VCS的门级仿真和最佳实践（Gate-Level Simulation with VCS and Best Practic）

UVMC应用案例代码分享

SystemC User’s Guide（SystemC使用手册）

CMake官⽅⽂档CMake Tutorial

Synopsys_SVA_OVL检查库应用指南

SystemVerilog Assertion语法总结及应用图例

500个Excel函数模板.zip

Python3源代码.rar

LDO低压差线性稳压器核心电路的设计.pdf

可测试性设计与ATPG.ppt

verilog数据类型及应用.ppt

2007全国大学生电子设计竞赛获奖作品汇编

pll-for-high-frequency-receivers-and-transmitters-3_cn.pdf

pll-for-high-frequency-receivers-and-transmitters-2.pdf

空空如也