个人成就
-
获得1,248次点赞
-
内容获得128次评论
-
获得6,790次收藏
TA的专栏
-
SystemVerilog
133篇 -
笔记
-
UVM
76篇 -
验证工程师养成笔记
65篇 -
一步一步搭建高质量UVM验证环境
7篇 -
[UVM]寄存器模型详解以及在SoC驗證中的应用
27篇 -
数模混合电路设计与仿真
15篇 -
Perl
25篇 -
Python學習分享
16篇 -
CMOS集成電路設計
26篇 -
SystemC
10篇 -
通信原理
8篇 -
深度学习(DL, Deep Learning)
1篇 -
MIPI M-PHY Spec Study Share
5篇 -
DigRF v4 Spec Study Share
2篇 -
CShell
25篇 -
Tool
50篇 -
Protocol
15篇 -
數字後端
8篇
- 最近
- 文章
- 资源
- 问答
- 帖子
- 视频
- 课程
- 关注/订阅/互动
- 收藏

搜TA的内容



搜索 取消
SystemVerilog covergroup语法小结一、Covergroup定义与收集1. 1Covergroup定义与例化Covergroup是承载coverage的容器。 coverage只能收集integral Data types,对于real等类型的数据是不能收集的。1.2 Covergroup可以定义在何处Covergroup只能定义在package/class/module/program/checker/interface中。covergroup...