2021年秋招面经分享·ZEKU / OPPO【芯片前端设计工程师】

前言

如果想参考本人背景情况的可见这篇概述

============================ 正文开始 ==============================
【时间线】

• 7.23 zeku一面
• 8.2 zeku二面（这里有个小插曲，具体见面经正片）
• 8.4 zeku三面

PS：红字表示我当时没答出来的问题，蓝字表示面试官/我的解答。

面经分享

1. 一面·技术面【45分钟】

  一个微固的学长面的，全程比较relax

1. 你哪里的人？讲实话，你有考虑来上海吗？   -我厚着脸皮说地域无所谓
2. APB中有哪些信号   -我从APB2讲到了APB4
3. AXI3和AXI4有哪些区别
4. AXI中，如果我Master先发来一个写地址和写数据给Slave，后一个CLK发来一个读使能给同一个Slave，其中读和写的访问地址相同，问此时返回的读数据时原先的数据还是后来写入的数据   -我说是不是后来写入的，面试官说不是，说是写响应发出后再读才是后来写的数据，否则是原先读的数据。【我依稀记得我问过这个写和读是想问乱序传输吗他说不是，但是这样的话写突发完成了按理来说BRESP应该响应了，但是他说这个可能没用过你们也不知道，没关系】
5. 聊了项目x3，期间关于两次大赛的项目都希望我画框图/屏幕分享
6. 问会不会vim（我作死说之前配置过），然后问我vim中的替换操作是什么   -vim中的替换操作用的是 ”s“
7. 因为项目中涉及到了DDR调用，问我DDR能跑多少，我问他问的是哪个频率（DDR3个时钟频率），后我说其实不是很了解，主要是IP调用，所以他询问了关于DDR IP调用中DDR时钟和用户时钟4：1（或者2：1)的原理 -并声称回答出来就可以直接来上海他们部门了。   -查阅了Xilinx IP数据首次，大致意思是说，当用户数据端位宽是DDR物理内存接口宽度的8倍就选用4：1，当用户数据端位宽是DDR物理内存接口的4倍就选用2：1
8. 跨时钟域有哪些操作

因为当时面试时长总共设定的就只有45分钟，问最后一个问题时已经超时了，所以就没有提问环节

2. 小插曲

  因为我简历是6月末投的，算是比较早的，当时芯片设计岗位还没开成都base。等我面完一面后，我听同学说有成都base，所以赶忙联系了hr给我临时换了base，原本的hr说换base可能会让一面成绩作废/重新面一面，我表示无所谓后，主动联系了成都这边的hr把我的简历捞起来了，并且最后被告知不需要重新面一面，直接继续二面，感觉还是挺好的。
  而且还有一个很奇怪的地方，我的一个同学可能简历偏SOC方向，对口他们的上海base，但是她意向地填的成都，但是至始至终面她的面试官们都是上海的。直到最后她面到HR面才发现，她是被上海那边的部门接收了。
  所以介于这种情况的存在，个人建议还没面完zeku的朋友们先问问hr你们的简历被哪个base的部门锁了。

3. 二面·技术面【1小时】

  成都这边的美女leader，全程语无伦次废话变多以至面试严重超时/(ㄒoㄒ)/~~。

1. 看到我情况特殊，和我说明了成都这边的team情况（15min）；
2. 自我介绍（3min）
3. 聊项目（40min）
4. 提问（5min)   -成都这边主要做短距无线通信的，部门因为是今年秋招期间才开设的，所以现在大概8-10个人，今年校招大概招8-10个人（可能，她其实也不清楚），说这个最好询问HR

4. 三面·hr面【15分钟】

  hr临时有会所以改的时间，而且问的都是常规问题

1. 自我介绍
2. 你觉得最困难的事+怎么解决的？
3. 你感觉自己比别人的优势在哪？
4. 我的意向岗位   -之前换到成都base后，和我约二面的hr特地强调”不要说自己只做设计“，所以我以为成都这边只要验证，就说自己验证和设计都可以，但是因为学校做的都是设计，已经养成了设计的思维+验证也没有尝试过所以不能保证自己真的合适，所以设计验证6-4开吧

5. 面试结果

  成功拿到意向书，并且是成都这边的芯片前端设计工程师，所以看来成都这边并不是只要验证。具体薪资HR说会在9月中下旬通过offer邮件公布。

============================ 正文结束 ==============================