- 博客(4)
- 收藏
- 关注
RSS订阅原创 微机接口实验-数码管显示程序详解
本次讲解的针对的是共阴极数码管，先把原理图和代码放上来数码管里共8个LED，由于说明了给定的是共阴极数码管，即阴极是接在一起的，通过原理图下方的7407驱动器接在了X1-X6，阳极分别通过1K电阻上拉。所以当X1-X6接8255的IO口时，可以通过IO口输出低电平，将阴极拉低。同时8个段选A-Dp也引出了外部接口可以接到8255IO上，通过8255IO选择具体是哪一个LED亮，所以点亮数码管的原理已经很清楚了，X1-X6可以选择哪一个数码管亮，A-Dp可以选择数码管上具体的哪一段LED亮。本代码
2020-12-17 18:20:35
2645
1
原创 简易RSA加密解密程序（C++实现）
简易RSA加密解密程序（C++实现）RSA加密算法主要有以下几个步骤1.随机生成两个素数p,q2.通过求两个素数分别减一的数的最小公倍数算出L3.找出与L互质且小于L大于1的数E4.通过快速模算法求除D具体算法原理这里就不多做解释了，大家可以参考其他博文直接放代码#include<iostream>#include<cmath>#include<cstdlib>#include<cstring> #include<ctime>
2020-12-16 14:42:21
3640
9
原创 vs19配置opencv3环境
偶然原因需要用opencv，上网搜到的不少博文都是对以前版本的配置并且很少有提及一次性配置的，本次我就记录一下这个一次性配置的方法。并且通过opencv3编程入门上的解释，最好安装符合VS版本的cv库，否则可能会产生很多问题。此次用的是社区版VS19与opencv3.4.10首先从Opencv官网下载安装link下载完安装好后就开始配置环境了第一步先添加环境变量右键我的电脑选属性->高级系统设置->高级->环境变量找到系统变量，双击Path，新建一个，然后去安装路径里找ope
2020-07-13 17:53:51
265
原创 vivado上的verilog工程向板卡下载全流程
首先新建一个工程，选择好板卡环境接着添加所需要的源文件，比如.v文件然后配置管脚约束和时序约束，管脚约束将输入输出信号配置到器件 的某个引脚，并且包括设置此管脚的电平标准，电流标准，上下拉等时序约束在高速数字电路设计中很重要，主要是为了提高设计的工作频率和获得正确的时序分析报告。时序约束越全面越好。‘接着是综合与实现综合是针对输入设计以及约束文件，按照一定的优化算法进行优化处理，获得一个满足与其功能的电路设计方案。综合工具将用户的硬件语言描述的文件或者原理图文件翻译为FPGA内部逻辑资源按照某些连
2020-07-12 09:40:41
2250
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人