- 博客(2)
- 收藏
- 关注
RSS订阅原创 关于ise，vivado，quartus生成网表文件的生成和使用
关于ise，vivado，quartus生成网表文件的生成和使用一. vivado确保你提交的代码为顶层右键你的.v文件，选择Set as Top。write_verilog -mode synth_stub G:/zynv_download/safe_vivado/test_top.vwrite_edif G:/zynv_download/safe_vivado/test_top.edf...
2021-11-04 23:26:42
3885
4
原创 Warning-Too many events Possible zero delay loop. Too many events in the simulation at time.
标题:验证一个RNG随机数模块，出了很多问题报了一个warning然后陷入死循环simv时报了这个警告，意思是：代码中出现了组合逻辑环。解决办法1：在你的sim中加入+vcs+loopreport \ +vcs+loopdetect \，如下图：当前目录会出现loop-info-(num).log loop-info-verbose-(num).log 这两个报告文件。解决方法2：用spyglass或Lint检查。代码读入，设置一个top module去做lint检查
2021-09-07 16:51:59
3961
3
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人