计算机组成原理常考大题合集

1.在“Cache-主存-辅存”三级存储体系中，“Cache-主存”结构与“主存-辅存”结构的引入为了解决什么问题？

答案

1.“Cache-主存”结构的引入是为了解决主存与cpu速度不匹配的问题。
2.“主存-辅存”结构的引入是为了解决主存储器容量不足的问题

扩展

Cache存储器，电脑中为高速缓冲存储器，是位于CPU和主存储器DRAM（内存）之间，规模较小，但速度很高的存储器，通常由SRAM（Static Random Access Memory 静态存储器）组成。它是位于CPU与内存间的一种容量较小但速度很高的存储器。CPU的速度远高于内存，当CPU直接从内存中存取数据时要等待一定时间周期，而Cache则可以保存CPU刚用过或循环使用的一部分数据，如果CPU需要再次使用该部分数据时可从Cache中直接调用，这样就避免了重复存取数据，减少了CPU的等待时间，因而提高了系统的效率。Cache又分为L1Cache（一级缓存）和L2Cache（二级缓存），L1Cache主要是集成在CPU内部，而L2Cache集成在主板上或是CPU上
Cache是cpu的重要参数之一，影响cpu的性能。
主存储器（Main memory），简称主存。是计算机硬件的一个重要部件，其作用是存放指令和数据，并能由中央处理器（CPU）直接随机存取。现代计算机是为了提高性能，又能兼顾合理的造价，往往采用多级存储体系。即由存储容量小，存取速度高的高速缓冲存储器，存储容量和存取速度适中的主存储器是必不可少的。主存储器是按地址存放信息的，存取速度一般与地址无关。32位（比特）的地址最大能表达4GB的存储器地址。这对多数应用已经足够，但对于某些特大运算量的应用和特大型数据库已显得不够，从而对64位结构提出需求。
就是我们常提的内存，速度快，容量小价格高。
辅存狭义上是我们平时讲的硬盘。科学地说是外部存储器（需要通过I/O系统与之交换数据，又称为辅助存储器）。
辅存就是硬盘，容量大，便宜还耐造，是各位日语老师的家。

2.在CPU中，那些寄存器属于控制用指令部件，它们各起什么作用？

答案

1.程序计数器PC，提供取止地址，从而控制程序执行顺序。
2.指令寄存器IP，存放现行指令，作为产生各种微操作命令的基本逻辑依据。
3.状态寄存器SR，记录程序运行结果的某些特征标志，或用来设置程序运行方式与优先级，参与形成某些微操作指令。

扩展

1.在程序开始执行前，将程序指令序列的起始地址，即程序的第一条指令所在的内存单元地址送入PC，CPU按照 PC的指示从内存读取第一条指令（取指）。当执行指令时，CPU自动地修改PC的内容，即每执行一条指令PC增加一个量，这个量等于指令所含的字节数（指令字节数），使 PC总是指向下一条将要取指的指令地址。由于大多数指令都是按顺序来执行的，所以修改PC 的过程通常只是简单的对PC 加“指令字节数”。
当程序转移时，转移指令执行的最终结果就是要改变PC的值，此PC值就是转去的目 标地址。处理器总是按照PC 指向取指、译码、执行，以此实现了程序转移。
2.指令寄存器（IR，Instruction Register），用于暂存当前正在执行的指令。指令寄存器的时钟信号是clk，在clk的上升沿触发。指令寄存器将数据总线送来的指令存入16位的寄存器中，但并不是每次数据总线上的数据都需要寄存，因为数据总线上有时传输指令，有时传输数据。由CPU状态控制器的 Ir_ena信号控制数据是否需要寄存。复位时，指令寄存器被清零
3.状态寄存器又名条件码寄存器，它是计算机系统的核心部件——运算器的一部分，状态寄存器用来存放两类信息：一类是体现当前指令执行结果的各种状态信息（条件码），如有无进位（CF位）、有无溢出（OV位）、结果正负（SF位）、结果是否为零（ZF位）、奇偶标志位（P位）等；另一类是存放控制信息（PSW:程序状态字寄存器），如允许中断(IF位)、跟踪标志（TF位）等。有些机器中将PSW称为标志寄存器FR（Flag Register）。

3.比较说明中断方式与DMA方式的异同

答案

1.相同点：二者都由随机请求引起
2.不同点：中断方式通过执行处理程序进行处理，DMA方式依赖硬件实现数据直传，中断方式可处理复杂事件，控制中低速I/O操作，DMA方式始于简单的，高速的数据批量传送。

扩展

中断方式：
1.定义
CPU暂时中止现行程序的执行,转去执行为某个随机事态服务的中断处理程序.处理完毕后自动恢复原程序的执行.
2.实质
程序切换
实现方法:
保存断点,保护现场;
恢复现场,返回断点.
时间:
一条指令结束时切换.
保证程序的完整性.
3.特点
具有随机性。
4.处理过程
1）唤醒被阻塞的驱动程序；
2）保护被中断过程的CPU环境；
3）分析中断原因，转入相应的设备中断处理程序。
4）进行中断处理；
5）恢复被中断进程的现场。

DMA方式
DMA方式，Direct Memory Access，也称为成组数据传送方式，有时也称为直接内存操作。DMA方式在数据传送过程中，没有保存现场、恢复现场之类的工作。
由于CPU根本不参加传送操作，因此就省去了CPU取指令、取数、送数等操作。内存地址修改、传送字 个数的计数等等，也不是由软件实现，而是用硬件线路直接实现的。所以DMA方式能满足高速I/O设备的要求，也有利于CPU效率的发挥。

4.什么是指令周期、机器周期和时钟周期？二者有什么关系？

答案

1.指令周期通常是指计算机执行一条指令所用的时间，机器周期是所有指令执行过程中的一个基准时间，通常以存取周期作为机器时间，时钟周期是机器主频的倒数，也称为节拍，它是控制计算机操作的最小单位时间。
2.一个指令周期包含若干个机器周期，一个机器周期包含若干个时钟周期，每个指令周期的机器周期数可以不等，每个机器周期内的时钟周期数也可以不等。

扩展

1.指令周期是取出一条指令并执行这条指令的时间。一般由若干个机器周期组成，是从取指令、分析指令到执行完所需的全部时间。
指令周期类型有非访内指令的指令周期、取数指令的指令周期、存数指令的指令周期、空操作指令和转移指令的指令周期。
2.机器周期也称为CPU周期。在计算机中，为了便于管理，常把一条指令的执行过程划分为若干个阶段（如取指、译码、执行等），每一阶段完成一个基本操作。完成一个基本操作所需要的时间称为机器周期。一般情况下，一个机器周期由若干个时钟周期组成
3.时钟周期也称为振荡周期，定义为时钟频率的倒数。时钟周期是计算机中最基本的、最小的时间单位。在一个时钟周期内，CPU仅完成一个最基本的动作。时钟周期是一个时间的量。时钟周期表示了SDRAM所能运行的最高频率。更小的时钟周期就意味着更高的工作频率。

5.在浮点数中，阶码的正负和尾数的正负各代表什么含义？对于实际数值的正负与大小有何影响？

答案

1.阶码为正，表示将尾数扩大。
2.阶码为负，表示将尾数缩小。
3.尾数的正负表示浮点数的正负

扩展

阶码：对于任意一个二进制数N，可用N=S×2^P表示，其中S为尾数，P为阶码，2为阶码的底，P、S都用二进制数表示，S表示N的全部有效数字，P指明小数点的位置。当阶码为固定值时，数的这种表示法称为定点表示，这样的数称为“定点数”；当阶码为可变时，数的这种表示法称为浮点表示，这样的数称为“浮点数”
阶码：在机器中表示一个浮点数时需要给出指数，这个指数用整数形式表示，这个整数叫做阶码。
1、当阶码为固定值时，数的这种表示法称为定点表示，这样的数称为“定点数”；当阶码为可变时，数的这种表示法称为浮点表示，这样的数称为“浮点数”。
2、“移码”用来表示浮点型小数的阶码。对于正数，符号位为“1”，其余位不变，如+1110001的阶码为11110001；对于负数，符号位为“0”，其余位取反，最后加“1”，如–1110001的阶码为00001111。

6.静态存储器依靠什么存储信息？动态存储器又依赖什么原理存储信息？比较他们的优缺点。

答案

1.静态存储器以双稳态触发器为存储信息的物理单元，依靠内部交叉反馈保存信息，速度快，不需要动态刷新，但集成度稍低，功耗大。
2.动态存储依靠电容上暂存的电荷来存储信息，电容上有电荷为1，无电荷为0，速度稍慢，需要定时刷新。

扩展

静态存储器依靠双稳态触发器的两个稳定状态保存信息。每个双稳态电路存储一位二进制代码0或1，一块存储芯片上包含许多个这样的双稳态电路。双稳态电路是有源器件，需要电源才能工作，只要电源正常，就能长期稳定的保存信息，所以称为静态存储器。如果断电，信息将会丢失，属于挥发性存储器，或称易失性。
在指定功能或应用软件之间共享的存储器。如果一个或两个应用软件占用了所有存储器空间，此时将无法为其他应用软件分配存储器空间。 例如，日历、短信息和电话簿 （或通讯录） 可能会共享移动设备中的动态存储器。一般计算机系统使用的随机存取内存(RAM)可分动态随机存取内存(DRAM)与静态随机存取内存(SRAM)两种，差异在于DRAM需要由存储器控制电路按一定周期对存储器刷新，才能维系数据保存，SRAM的数据则不需要刷新过程，在上电期间，数据不会丢失。

7.将二进制数101101.101转换成八进制数和十六进制数。

答案

理解

当进行2进制转换时，转为8位时，三个一组进行转换，进行16位时，要四个一组进行转换。
二进制后要加B，八进制要加O，十六进制要加H

8.已知[x]原=10110101，求真值x及其补码和反码。

答案

理解

1、原码符号位1不变，整数的每一位二进制数位求反，得到反码
2、反码符号位1不变，反码数值位最低位加1，得到补码

9.设某机主频为8MHZ，每个机器周期平均含两个时钟周期，每条指令平均有2.5个机器周期，问该机的平均指令执行速度为多少MIPS？若机器主频不变，但每个机器的周期平均含4个时钟周期，每条指令平均含五个机器周期，则该机的平均指令执行速度又是多少MIPS？

答案

理解

指令周期：取出并执行一条指令的时间。
机器周期：通常用内存中读取一个指令字的最短时间来规定CPU周期。(也就是计算机完成一个基本操作所花费的时间)
时钟周期：处理操作的最基本单位。(CPU的主频)
指令周期、机器周期和时钟周期之间的关系：指令周期通常用若干个机器周期表示，而机器周期时间又包含有若干个时钟周期。

时钟周期是主频的倒数。
平均执行速度=1/（1/主频 * 机器周期数 * 指令周期数）MIPS

10.设有一个具有20位地址和32位地址字长的存储器，问：

1.该存储器能存储多少字节的信息？

答案

2.如果存储器由512k*8位的SRAM芯片组成，需要多少片

答案

3.需要多少位地址作为芯片选择

答案

11.指令格式如下所示，其中OP为操作码字段，试分析指令格式特点。

答案

双字长二地址指令，用于访问存储器，操作码字段op为6位，可以指定64种操作：一个操作数在原寄存器，另一个操作数在存储器中，所以是RS型指令。

12.冯.诺依曼原理的基本思想

答案

1.采用二进制形式表示数据和指令。指令由操作码和地址码组成。
2.“存储程序”和“程序控制”
3.指令的执行是顺序的，即一般按照指令在存储器中存放的顺序执行，程序分支由转移指令实现。
4.计算机由存储器，运算器，控制器，输入设备和输出设备五大基本部件组成

扩展

主要有三点:
(1)计算机硬件组成应为五大部分:控制器,运算器,存储器,输入和输出;
(2)存储程序,让程序来指挥计算机自动完成各种工作;
(3)计算机运算基础采用二进制;
工作原理：
1.储存程序：将程序存放在计算机的存储器中.
2.程序控制：按指令把地址访问存储器并取出指令，经译码器依次产生指令执行所需的控制信号，实现对计算的控制，完成指令的功能。

13.说明机器指令和微指令的关系

答案

1.抽象界别不同。机器指令是由一组二进制代码组成的。微指令是具有微地址的控制字。一系列微指令的有序集合构成微程序。在微程序控制逻辑中，机器指令由微程序实现。
2.格式不同。机器指令包括操作码和操作数地址码字段，伪指令一般包括微操作信息和下地址字段。

扩展

机器指令：
机器指令是CPU能直接识别并执行的指令，它的表现形式是二进制编码。机器指令通常由操作码和操作数两部分组成，操作码指出该指令所要完成的操作，即指令的功能，操作数指出参与运算的对象，以及运算结果所存放的位置等。
由于机器指令与CPU紧密相关，所以，不同种类的CPU所对应的机器指令也就不同，而且它们的指令系统往往相差很大。但对同一系列的CPU来说，为了满足各型号之间具有良好的兼容性，要做到：新一代CPU的指令系统必须包括先前同系列CPU的指令系统。只有这样，先前开发出来的各类程序在新一代CPU上才能正常运行。
机器语言是用来直接描述机器指令、使用机器指令的规则等。它是CPU能直接识别的唯一一种语言，也就是说，CPU能直接执行用机器语言描述的程序。
微指令：
微指令是指在机器的一个CPU周期中，一组实现一定操作功能的微命令的组合 ，描述微操作的语句。微命令是指控制部件通过控制线向执行部件发出各种控制命令。操作微指令是描述受控电路的操作语句 , 分支微指令是描述控制电路的分支语句。
一条机器指令的功能是若干条微指令组成的序列来实现的，即一条机器指令所完成的操作分成若干条微指令来完成，由微指令进行解释和执行，这个微指令序列通常叫做微程序。微指令的编译方法是决定微指令格式的主要因素。考虑到速度，成本等原因，在设计计算机时采用不同的编译法 。因此微指令的格式大体分成两类：水平型微指令和垂直型微指令。

14.外部设备的编址方式，并简述特点

答案

有两种编址方式
1.统一编址：指外设接口中的I/O寄存器和主存单元一样看待，将他们和主存单元组合在一起编排地址。有点：不需要专门的I/O指令，可以简化CPU设计。
2.单独编址：为了更清楚的区别I/O操作，I/O地址通常与存储地址分开独立编址，CPU也必须具有专门用于输出输入操作的I/O指令和控制逻辑缺点：占用部分存储器空间，程序不易阅读。

扩展

1.独立编址(专用的I/O端口编址)----存储器和I/O端口在两个独立的地址空间中
　　(1)优点：I/O端口的地址码较短，译码电路简单，存储器同I/O端口的操作指令不同，程序比较清晰；存储器和I/O端口的控制结构相互独立，可以分别设计
　　(2)缺点：需要有专用的I/O指令，程序设计的灵活性较差
　　2.统一编址(存储器映像编址)----存储器和I/O端口共用统一的地址空间，当一个地址空间分配给I/O端口以后，存储器就不能再占有这一部分的地址空间
　　(1)优点：不需要专用的I/O指令，任何对存储器数据进行操作的指令都可用于I/O端口的数据操作，程序设计比较灵活；由于I/O端口的地址空间是内存空间的一部分，这样，I/O端口的地址空间可大可小，从而使外设的数量几乎不受限制
　　(2)缺点：I/O端口占用了内存空间的一部分，影响了系统的内存容量；访问I/O端口也要同访问内存一样，由于内存地址较长，导致执行时间增加

15.CPU响应中断应具有哪些条件？

答案

1.cpu接收到中断请求信号
2.cpu允许中断
3.一条指令执行完毕

扩展

16.简述提高并行性的技术途径

答案

1.时间重叠（时间并行）：多个过程在时间上能相互错开，轮流重叠的使用一套硬件设备的各个部分
2.资源重复（空间并行）：通过重复设置资源，提高性能
3.资源共享：使多个任务按一定时间书序轮流使用同一套硬件设备

扩展

（1）时间重叠。在并行bai性概念中引入du时间因素，即多个zhi处理过程在时间上相互错开，轮流重叠地使dao用同一套硬件设备的各个部分，以加快硬件周转时间而赢得速度。

（2）资源重复。在并行性概念中引入空间因素，以数量取胜的原则，通过重复设置硬件资源，大幅度提髙计算机系统的性能。随着硬件价格的降低，这种方式在单处理机中广泛使用，而多处理机本身就是实施“资源重复”原理的结果。因此资源重复可称为空间并行技术。

（3）资源共享。这是一种软件方法，它使多个任务按一定时间顺序轮流使用同一套硬件设备。例如多道程序、分时系统就是遵循“资源共享”原理而产生的，资源共享既降低了成本，又提高了计算机设备的利用率。上述三种并行性反映了计算机系统结构向高性能发展的自然趋势：一方面在单处理机内部广泛运用多种并行性措施，另一方面发展各种多计算机系统。

17.什么是自同步能力？具有自同步能力的磁记录方式有哪些？

答案

1.自同步能力：能从磁头中读出信号中分离获得同步信号
2.具有自同步能力的磁记录方式：
归零制（RZ）：无论记录0或1，在记录下一信息前，记录电流恢复到零电流
调相制（PM）：记录数据0时，规定磁化反转的方向由负变为正，记录数据1时从正变为负
调频制（FM）：记录1时，不仅在为周期的中心产生磁化翻转，而且在位与位的边界处要翻转一次。
改进调频制（MFM）：记录1时在位周期中心磁化翻转一次，记录数据0时不翻转

18.RISC的三个要素

答案

1.一个有限的简单指令集
2.cpu配备大量的通用寄存器
3.强调对指令流水线的优化

扩展

精简指令集计算机(RISC:Reduced Instruction Set Computing RISC)是一种执行较少类型计算机指令的微处理器，起源于80年代的MIPS主机（即RISC机），RISC机中采用的微处理器统称RISC处理器。这样一来，它能够以更快的速度执行操作（每秒执行更多百万条指令，即MIPS）。因为计算机执行每个指令类型都需要额外的晶体管和电路元件，计算机指令集越大就会使微处理器更复杂，执行操作也会更慢。纽约约克镇IBM研究中心的John Cocke证明，计算机中约20%的指令承担了80%的工作，于1974年，他提出RISC的概念。许多当前的微芯片都使用RISC概念。

19.设浮点数X=0.11011001，y=-10.101011011，求x+y=？

答案

20.某计算机指令字长16位，地址码是三位，指令有 无地址、一地址、和二地址3种格式，设有N条二地址指令，无地址指令M条，试问一地址指令最多有多少条

答案

21.什么叫指令？什么叫指令系统

答案

指令是计算机执行某种操作的命令，也就是常说的机器指令。一台计算机中所有机器指令的集合，称这台计算机的指令系统

扩展

指令（又称机器指令）：
是指示计算机执行某种操作的命令，是计算机运行的最小功能单位。
一台计算机的所有指令的集合构成该机的指令系统，也称为指令集。
注：一台计算机只能执行自己指令系统中的指令，不能执行其他系统的指令。
一条指令要由两部分内容组成，其格式为：
操作码 + 操作数地址
第一部分，是指令的操作码。操作码用于指明本条指令的操作功能，例如，是算术加运算、减运算还是逻辑与、或运算功能，是否是读、写内存或读、写外设操作功能，是否是程序转移和子程序调用或返回操作功能等，计算机需要为每条指令分配一个确定的操作码。
第二部分，是指令的操作数地址，用于给出被操作的信息（指令或数据）的地址，包括参加运算的一或多个操作数所在的地址，运算结果的保存地址，程序的转移地址、被调用的子程序的入口地址等。

指令系统是计算机硬件的语言系统，也叫机器语言，指机器所具有的全部指令的集合，它是软件和硬件的主要界面，反映了计算机所拥有的基本功能。

22.一次程序中断大致可分为哪几个阶段

答案

一次程序中断大致可分为五个阶段。1.中断请求 2.中断判优 3.中断响应 4.中断服务 5.中断返回

扩展

1)中断响应的事前准备：

系统要想能够应对各种不同的中断信号，总的来看就是需要知道每种信号应该由哪个中断服务程序负责以及这些中断服务程序具体是如何工作的。系统只有事前对这两件事都知道得很清楚，才能正确地响应各种中断信号和异常。

2. CPU检查是否有中断/异常信号

CPU在执行完当前程序的每一条指令后，都会去确认在执行刚才的指令过程中中断控制器（如：8259A）是否发送中断请求过来，如果有那么CPU就会在相应的时钟脉冲到来时从总线上读取中断请求对应的中断向量。

对于异常和系统调用那样的软中断，因为中断向量是直接给出的，所以和通过IRQ（中断请求）线发送的硬件中断请求不同，不会再专门去取其对应的中断向量。

3. 根据中断向量到IDT表中取得处理这个向量的中断程序的段选择符

CPU根据得到的中断向量到IDT表里找到该向量对应的中断描述符，中断描述符里保存着中断服务程序的段选择符。

4. 根据取得的段选择符到GDT中找相应的段描述符

CPU使用IDT查到的中断服务程序的段选择符从GDT中取得相应的段描述符，段描述符里保存了中断服务程序的段基址和属性信息，此时CPU就得到了中断服务程序的起始地址。

5. CPU根据特权级的判断设定即将运行的中断服务程序要使用的栈的地址

CPU会根据CPL和中断服务程序段描述符的DPL信息确认是否发生了特权级的转换，比如当前程序正运行在用户态，而中断程序是运行在内核态的，则意味着发生了特权级的转换，这时CPU会从当前程序的TSS信息（该信息在内存中的首地址存在TR寄存器中）里取得该程序的内核栈地址。

6. 保护当前程序的现场

CPU开始利用栈保护被暂停执行的程序的现场：依次压入当前程序使用的eflags，cs，eip，errorCode（如果是有错误码的异常）信息。

7. 跳转到中断服务程序的第一条指令开始执行

CPU利用中断服务程序的段描述符将其第一条指令的地址加载到cs和eip寄存器中，开始执行中断服务程序。这意味着先前的程序被暂停执行，中断服务程序正式开始工作。

8. 中断服务程序处理完毕，恢复执行先前中断的程序

在每个中断服务程序的最后，必须有中断完成返回先前程序的指令，这就是iret（或iretd）。程序执行这条返回指令时，会从栈里弹出先前保存的被暂停程序的现场信息，即eflags,cs,eip重新开始执行。

23.说明计算机系统的结构层次

答案

计算机系统可分为：微程序设计级、一般机器级（机器语言级）、操作系统级、汇编语言级、高级语言级

扩展

24.说明Cache的地址映射作用和方法

答案

Cache通过地址映射的方法确定主存块与Cache行之间的对应关系，确定一个主存块应该放到哪个Cache行中
方法：全相联映射，直接映射，组相联映射

扩展

cache内存的地址映射主要有以下三种方式：
一、直接映像:
指主存的一个字块只能映像到的一个准确确定的字块中。
特点：主存的字块只可以和固定的Cache字块对应，方式直接，利用率低。
二、全相联映像:
全相联映射是指主存中任意一个块都可以映射到Cache中任意一个块的方式，也就是说，当主存中的某一块需调入Cache时，可根据当时Cache的块占用或分配情况，选择一个块给主存块存储，所选的Cache块可以是Cache中的任意一个块。
特点：贮存中的字块可以和Cache的任何字块对应，利用率高，方式灵活，标记位较长，使用成本太高。
三、组相联映像:
是对全相联和直接映像的一种折中的处理方案。既不在主存和Cache之间实现字块的完全随意对应，也不在主存和Cache之间实现字块的多对一的硬性对应，而是实现一种有限度的随意对应。
特点：折中方案。组间全相联，组内直接映像。集中了两个方式的优点。成本也不太高。最常见的Cache映像方式。

25.什么是指令流水线技术？主要有哪些先关影响流水线效率？

答案

流水线实际上是把一个功能部件分解为多个独立的子功能部件（一个任务也就分为几个子任务，每个子任务由一个子功能部件完成）并依靠多个子功能部件并行工作来缩短所有任务的执行时间
资源冲突、数据相关、控制相关

扩展

流水线（pipeline）技术是指在程序执行时多条指令重叠进行操作的一种准并行处理实现技术。流水线是Intel首次在486芯片中开始使用的。在CPU中由5—6个不同功能的电路单元组成一条指令处理流水线，然后将一条指令分成5—6步后再由这些电路单元分别执行，这样就能实现在一个CPU时钟周期完成一条指令，因此提高CPU的运算速度。经典奔腾每条整数流水线都分为四级流水，即取指令、译码、执行、写回结果，浮点流水又分为八级流水

26.一个较完整的指令系统应包括哪几类指令？

答案

一个较完整的指令系统，应包括数据传送指令、算数指令、逻辑运算指令、程序控制指令、输入输出指令、字符串指令、特权指令等

扩展

27.说明基本CPU模型中，指令寄存器、程序计数器、地址寄存器、状态条件寄存器的功能

答案

指令寄存器（IR）：用来保存当前正在执行的一条指令
程序计数器（pc）:用来确定下一条指令的地址
地址寄存器（ar）：用来保存当前cpu所访问的内存单元地址
状态条件寄存器：保存由算数指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态

扩展

28.取指令事件指令和取数据事件

答案

时间上来讲，取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。从空间上来讲，从内存读取的指令流流向控制器（指令寄存器）。从内存读取的数据流流向运算器（通用寄存器）

29.什么是“相联存储器”？相联存储器由哪几部分组成

答案

按内容访问的存储器称为相联存储器，相联存储器由存储体、检索寄存器、屏蔽寄存器、符合寄存器、比较线路、代码寄存器、控制线路等组成

30.什么是存储保护？通常采用什么方法？

答案

当多个用户共享主存时，为使系统能够正常工作，应防止由于一个用户程序出错而破坏其他用户的程序和系统软件，还要防止一个用户程序不合法的访问不是分给它的贮存区域。为此，系统提供存储保护。通常的采用的办法是：存储区域保护和访问方式保护

31.什么是计算机体系结构中的并行性？有哪些提高并行性的基础技术方法

答案

并行性：在同一时刻或者是同一时间间隔内完成两种或者两种以上性质相同的或者不同的工作
提高并行性的三种技术途径：时间重叠、资源重复、资源共享

32.Cahche与主存之间的地址映像方法有几种？各有何特点？

答案

映像方式有直接映像，全相联映像，组相联映像三种方式。直接映像是每个主存块只能放到唯一对应的Cache块中，实现简单但Cache的利用率低。全相联映像是每个主存块可以放到任何一个Cache块中，最灵活但实现成本代价最大；组相联映像时每个主存块唯一对应一个cache组中，但可以放到组内任何一个块中，是前两种方式的折中

33.DRAM存储器为什么要刷新？有哪几种常见的刷新方式

答案

DRAM存储器采用电容存放信息，由于电容漏电，保存信息经过一段时间会丢失，故用刷新保证信息不丢失。常用的刷新方法有集中式刷新和分布式刷新

34.CPU有哪些主要寄存器？简述这些寄存器的功能。（答案较详细）

答案

CPU有以下寄存器：
1.指令寄存器（IR）：用来保存当前正在执行的一条指令。
2.程序计数器（PC）：用来确认下一条指令的地址
3.地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址
4.缓存寄存器（DR）：
（1）作为CPU和内存、外部设备之间数据传输的中转站。
（2）补偿CPU和内存、外围设备之间在操作速度上的差别。
（3）在单累加器结构的运算器中，缓存寄存器还可兼作为操作数寄存器
5.通用寄存器（AC）：当运算器的算数单元（ALU）执行全部算数和逻辑操作运算时，为ALU提供一个工作区。
6.状态条件寄存器（PSW）：保存由算数指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。

35.RISC机器具有什么优点，试简单论述。

答案

RISC是精简指令系统计算机，它有以下特点：
（1）选取使用频率最高的一些简单指令，以及一些很有用但不复杂的指令
（2）指令长度固定，指令格式种类少，寻址方式种类少
（3）只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行。
（4）大部分指令在一个机器周期内完成。
（5）CPU中通用寄存器数量超级多
（6）以硬布线控制为主，不用或减少使用微指令码控制
（7）一般用高级语言编程，特别重视编译优化工作，以减少程序执行时间

36.计算机存储系统分为哪几个层次？每个层次主要采用什么存储介质？其存储容量和存取速度的相对值如何？

答案

分为高速Cache—主存—辅存三级层次结构，容量从小到大，速度从高到低。
存储介质：Cache SRAM
主存：DRAM
辅存：磁表面存储器

37.每道有16个扇区，每个扇区存储512个字节，假设磁盘旋转速度为每分钟3600转，求数据传输率

答案

磁盘的数据传输率是指单位时间内读出的信息数目。在本题中，磁盘分成16个扇区，亦即每个磁道分成16个扇区，每个扇区存放512个字节，则磁盘旋转一圈可读出512B×16=8KB。
磁盘每分钟转3600圈，每秒钟旋转3600÷60=60圈，因此磁盘每秒钟读出8KB×60=480KB/秒，即磁盘最大的数据转输率。

38.某计算机的Cache-主存层次采用组相联映射方式，页面大小为128B，Cache容量为64页，按4页分组，主存容量为4096页，问：

1.主存地址共需多少位？

答案

2.主存地址字段中主存字块标记，组地址标记和页内地址各需要多少位？

答案

39.设某机有四个中断源A、B、C、D，其硬件排队优先次序为ABCD，现在要求将中断处理次序改为DACB。

1.写出每个中断源对应的屏蔽字

答案

2.按下图时间轴给出的四个中断源的请求时刻，画出CPU执行程序的轨迹。设每个中断源的中断程序时间均为20s

答案

40.设机器数字长为8位（含一位符号位），若A= +15， B=+24，求【A+B】补和[A-B]补并还原成真值

答案

41.奔腾处理器基本总线周期利用两个时钟周期可以传送8个字节数据，如果其总线时钟频率在100Mhz，则总线带宽是多少

答案

42.有一个1024K32位的存储模块，他有多少字节容量？如果用128K8的SRAM芯片组成，需要多少芯片，每个芯片的地址引脚有多少条？

答案

43.CPU执行一段程序时，Cache完成存取的次数为5000次，主存完成存取的次数为200次。已知Cache存取周期为40ms，主存存取周期为160ns。求：Cache命中率和平均访问时间Ta

答案

44.已知时钟频率5Mhz的8086微处理器能够用4个时钟周期传送16位数据，请计算其处理器总线宽度

答案

45.已知X=0.10011，Y=0.11001,用补码减法计算X-Y=？，要求写出计算过程，并指出计算结果是否溢出。

答案

46.有一 主存—Cache 结构的存储器，其主存容量1MB，Cache容量64KB，每块8KB，采用直接地址映射方式。

1.求主存格式地址
2.主存地址25301H问它映像在Cache的哪一个行/块

答案

47.若机器字长36位，采用三地址格式访存指令，共完成54种操作，操作数可在1K地质范围内寻找，画出该机器的指令格式并加以说明

答案

48. 某机采用微程序控制器，其微程序控制器有18种微操作指令（采用直接控制法，即水平型微指令），有8个转移控制状态（采用译码形式），微指令格式中的下址字段7位。该机器指令系统采用4位定长操作码，平均每条指令由7条微指令组成

1.该微指令格式中，操作控制字段和判别测试字段各有几位？控存的容量是多少（字数*字长）
2.该机指令系统共有多少条指令？需要多少容量的控存？上述的控存是否合适？

答案

1.操作控制字段18位，判别测试字段3位，控存容量是128×28； 
2.共16条指令，需112条微指令，控存合适，能满足需要。

49.

填空题

1.在程序执行过程中，控制器控制计算机的运行总是处于取指令，分析指令和执行指令的循环之中。
2.一条机器指令的执行可与一段微指令构成的微程序相对应，微指令可由一系列微命令组成
（微命令》》》微指令》》》微程序）
3.保存当前栈顶地址的寄存器叫 栈顶指针sp
4.总线一般可分为三类，它们分别是数据总线，地址总线和控制总线
5.冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是指令周期的不同阶段
6.某计算机的Cache共有16块，采用2路组相联映射方式（即每组两块），每个主存块大小为32B，按字节编址，主存129单元所在的主存块应装入到的Cache组号是4
7.单级中断系统中，中断服务程序内的处理过程为：关中断，保存断点，识别中断源，保存现场，中断事件处理，恢复现场，开中断，中断返回
8.输入输出的目的是实现CPU和外设之间的信息传递
9.在机器中，补码和移码的零的表示形式是唯一的
10.在定点二进制运算器中，减法运算一般通过补码运算的二进制加法器（这就是反码的使用）
11.寄存器间接寻址方式中，操作数位于内存单元
12.单地址指令中为了完成两个数的算数运算，除地址码指明的一个操作数外，另一个数常采用隐含寻址方式
13.因为微程序不常修改，所以一般存放在只读储存器
14.在集中式总线仲裁中，链式查询方式对电路故障最敏感
15.CPU的主要问题是：资源相关、控制相关、数据相关
16.CPU从主存取出一条指令，并执行该指令的时间成为指令周期
17.某计算机字长16位，他的存储容量是64MB，若按双字编址，那么他的寻址范围是32M
18.计算机系统是由硬件和软件两大部分组成的，软件又分为系统软件和应用软件
19.系统总线按传输信息的不同分为地址总线、数据和地址控制三大类
20.四位二进制补码所能表示的十进制整数范围是 +15 和 -16
21.半导体SRAM靠触发器储存信息，半导体DRAM靠电容存储信息
22.动态RAM的刷新方式通常有集中、分散、异步三种
23.完整的指令周期包括取指、间指、执行、中断四个子周期，影响指令流水线性能的三种相关因素分别是结构相关、数据相关和控制相关。
24.Cache和主存地址的映射方式有直接映射、全相联映射、组相联映射三种
25.若移码的符号位为1，则该数为正数。若移码的符号位为0，则该数为负数
26.字符“A”的ASCII码为41H（16进制表示），若采用奇校验，则字符“E”的校验是0
27.硬布线控制器中，时序信号采用主状态周期——节拍电位——节拍脉冲；在微程序控制器中，一般采用节拍电位——节拍脉冲二级体制
28.若操作数的有效地址的地址在指令中，成为间接寻址，若操作数在寄存器中，称为寄存器寻址
29.RISC的三个基本要素是：一个有限的简单指令集；CPU配备大量的通用寄存器；强调对指令流水线的优化
30.输入输出设备实现的CPU与I/O设备1的数据传输实际上是CPU与I/O设备接口中的寄存器之间的数据传输
31.计算机与集成电路技术的发展密切相关，IC上可容纳的集体管数目，大约每隔18个月便会增加一倍，性能也提高一倍，该规律也被称为摩尔定律
32.按照IEEE754标准，一个浮点数由符号位S、阶码E、尾数M三个域组成。其中阶码E的值等于指数真值E加上一个固定偏移量。
33.对存储器的要求是容量大、速度快、成本低。存取时间、存取周期、存储器带宽三个概念反映了主存的速度指标。
34.形成指令地址的方式，称为指令寻址方式。有顺序寻址、跳跃寻址两种方式，由指令计数器来跟踪
35.在多级存储体系中，虚拟存储器的主要作用是扩大容量，Cache的主要作用是提高速度
36.运算器由算术逻辑单元(ALU)、累加器、状态寄存器、通用寄存器组等组成。算术逻辑运算单元的基本功能为加、减、乘、除四则运算，与、或、非、异或等逻辑操作，以及移位、求补等操作。
37.二地址指令中，操作数的物理位置可安排在两个主存单元
38.CRT的分辨率为1024*1024，颜色深度为8位，则刷新存储器的存储容量为1MB
分析：显存容量＝显示分辨率×颜色位数/8bit。
39.通过寄存器间接寻址方式中，操作数处在内存单元中
40.随机半导体存储器(RAM)中任何一个单元都可以随机访问
41.一般情况下，ROM和RAM在存储体是统一编制的
42.Cache的功能全由硬件实现
43.在DMA方式的工作过程中，当进行数据传输时，由于没有中断CPU执行当前主程序，所以不需要保存断点，即不需要保存CPU寄存器的内容
44.在中断方式中，由硬件执行保护CPU现场时，首先要保存的寄存器是程序计数器和状态寄存器
45.流水CPU是以时间并行性为原理构造的处理器
46.主机与外围设备之间传输数据时，CPU效率最高的方式是DMA
47.在微程序控制器中，构成控制信号序列的最小单位是微命令
48.交叉存储器实质上是一种多体存储器，他能并行执行多个独立的读写操作
49.在取指令操作之后，程序计数器中存放的是下一条指令的地址

书上重点习题（第二版）

1.高级语言、汇编语言还有机器语言的差别和联系

机器语言是计算机硬件能直接识别的语言，汇编语言是机器语言的符号表示，高级语言是面向算法的语言，高级语言编写的程序（源程序）处于最高层。高级语言编写的程序（源程序）必须翻译成汇编语言，再由汇编语言翻译成机器语言（目标程序）之后才能被执行

2.如何理解计算机组成和计算机体系结构

计算机体系结构是指那些能够被程序员搜捡到的计算机系统的属性，如指令系统、数据类型，寻址技术组成以及I/O机理等。计算机组成是指如何实现计算机体系结构所体现的属性，包括对程序员透明的硬件细节，如组成计算机系统的各个功能把不见得结构和功能，即相互连接方法等

3.冯·诺依曼计算机的特点是什么

1.计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成
2.指令和数据以同等地位存放在存储器中，并可以按地址访问
3.指令和数据均用二进制表示
4.指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器的位置
5.指令和数据均用二进制表示
6.指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置
7.指令在存储器中顺序存放，通常自动顺序取出执行
8.机器已运算器为中心（现在机器以主存储器为中心）

4.解释下列英文缩写的中文含义

CPU：中央处理器，是计算机硬件的核心部件，主要由运算器和控制器组成
PC：程序计数器其功能是存放当前欲执行指令的地址，并可自主计数形成下一条指令地址
IR：指令寄存器，其功能是存放当前位置正在执行的指令
CU：控制单元，为控制器核心部件，其功能是产生微操作命令序列
ALU：算数逻辑运算单元，为运算器的核心部件，其功能是进行算数、逻辑运算
I/O：输入输出设备，用于计算及内部和外界信息的转换和传送

5.假设总线的时钟频率为100Mhz，总线的传输周期为4个时钟周期，总线的宽度为32位，试求总线的数据传输率。

6.在异步串行传输系统中，假设每秒传输120个数据帧，器字符格式规定包含1个起始位，7个数据位，1个奇校验位，一个终止位，试计算波特率

7.

8.