- 博客(9)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 PGC-Atan 算法的FPGA实现——定点数运算的位数计算及其与实际信号大小的换算
本文主要分析——PGC算法利用FPGA定点数运算的位数传递以及其与实际信号的换算关系。
2024-11-01 18:36:33
659
原创 - 利用MATLAB设计FIR滤波器，生成代码verilog HDL代码
利用MATLAB设计FIR滤波器，并生成HDL代码用于设计。自己设计Testbench文件对滤波器代码进行仿真验证。
2024-10-28 00:04:27
1208
原创 博客摘录「 XILINX JESD204B战斗篇(1-2)：什么是JESD204」2024年3月17日
JESD204B对比于JESD204、JESD204A两种协议的区别，就在于定义了串行链路的确定性延迟以及其实现方式。 速度等级越高，数据传输速率越高，差分信号的幅度必须设计的越来越低，否则物理上很难实现信号幅度高的情况下还能保证高传输速率。 CMOS接口的数据转换器来说，随着数据率的提升，接口的瞬态开关电流会急剧增大，导致功耗迅速增强 JESD204B标准采用的CML驱动器接口能够大幅度减小转换器引脚数量
2024-03-17 11:30:07
403
1
原创 STM32寄存器开发心得与经验浅谈——以STM32H750VB系列MCU使用6个SPI进行读写操作为例
本文是我个人在校内利用STM32H750VB系列的寄存器进行SPI外设开发后的一点点感谢与心得，仅供大家交流学习，欢迎批评指正。
2022-03-13 23:20:28
3730
原创 基于Spartan6系列FPGA的AD4683双道数据采集+SRAM+串口发送设计——学习笔记整理第三天-20220313
今天在昨天的基础上对AD4683的的双通道读数据进行了改进，同时编写了对寄存器的写时序进行了编写，先附上代码如下，具体一些细节将在代码后进行讨论。/* 本文件搭建一个同步双通道的AD4683控制模块 *//* input clk, 驱动时钟，50MHz input rst_n, 复位信号 input AD_SDA, AD4683通道A的数据线 input AD_SDB, AD4683通道B的数据线 input AD_RdorWr_Req, AD4683读或写取请求信号（
2022-03-13 20:25:05
858
原创 基于Spartan6系列FPGA的AD4683双道数据采集+SRAM+串口发送设计——学习笔记整理第二天-20220312
上午：想尝试着把设计的电路板的电源电路部分进行焊接，结果上手就发现，AMS1117-5V的芯片封装与我设计的并不一致，查阅其数据手册其有三种封装，自己设计的时候没有注意，好在这块板子打的时候是免费的，还有一次机会可以补救。这也提醒自己之后在提交给厂家之前要重点观察：封装的对应性、封装与原理图的对应性、原理图电气连接的正确性等一系列问题，避免后悔莫急。下午+晚上：主要进行了AD4683读时序的编写，保证了采样率为250KSPS,通过功能仿真最终实现了读时序的功能，现附上读时序的代码：/*
2022-03-12 23:06:47
723
原创 基于Spartan6系列FPGA的AD4683双道数据采集+SRAM+串口发送设计——学习笔记整理第一天-20220311
这是本科毕业设计数据采集卡开发笔记，今天开始记录，希望可以多多少少帮自己留住些记忆，不至于以后再犯相同的错误，也希望能给到大家一些启发
2022-03-11 22:53:24
705
原创 ISE14.6/14.7与ModelSim的安装细节(含相关资源链接与安装出错经验)
本文是关于自己安装ISE与ModelSim软件时的过程、遇到的错以及解决的途径，引用了各方的解决方法与资源，此处仅是加上了自己的一些理解与汇总，单纯用于学生们间的互相交流，也防止自己之后遗忘。
2022-03-10 12:12:27
3103
利用AD20绘制的AD4683双通道数据采集+SRM256KB*16的存储单元+电源电路+接口
2022-03-13
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人