博客摘录「 XILINX JESD204B战斗篇(1-2)：什么是JESD204」2024年3月17日

最新推荐文章于 2024-03-23 19:48:44 发布
最新推荐文章于 2024-03-23 19:48:44 发布
阅读量357 收藏 5
点赞数 6
文章标签： 笔记
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_43518549/article/details/136778899
版权
  • JESD204B对比于JESD204、JESD204A两种协议的区别，就在于定义了串行链路的确定性延迟以及其实现方式。
  • 速度等级越高，数据传输速率越高，差分信号的幅度必须设计的越来越低，否则物理上很难实现信号幅度高的情况下还能保证高传输速率。
  • CMOS接口的数据转换器来说，随着数据率的提升，接口的瞬态开关电流会急剧增大，导致功耗迅速增强
  • JESD204B标准采用的CML驱动器接口能够大幅度减小转换器引脚数量

仪科学徒
关注
  • 6
    点赞
  • 踩
  • 5
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
Xilinx_JESD204B
Crazzy_M的博客
03-04 1万+
Xilinx_JESD204B_AXI配置 说明：通过FPGA的高速数据接口JESD204B对AD9625进行高速采集。 环境：Vivado2018.3。 IP核：JESD204(7.2)。 参考手册：pg066_jesd204 v7.2。 资料以及IP_licence：JESD204B AXI协议资料：AXI 文章目录JESD204B概述JESD204B接口术语JESD204B 层JESD204B_AXI介绍AXI介绍JESD204B__AXI_Lite接口AXI-Lite接口介绍AXI-Lite接口信号
JESD204B应用指南 ADI官方文档《JESD204B-Survival-Guide》中文版 JSED204B详细使用说明
07-08
JESD204B应用指南 ADI官方文档《JESD204B-Survival-Guide》中文版 JSED204B详细使用说明，用于指导JESD204B使用、调试和问题排查。
在xilinx上快速实现jesd204b
09-27
在xilinx上快速实现jesd204b.....
vivado JESD204B ip核使用例程
06-21
vivado提供的JESD204B ip核使用例程，包括仿真程序以及代码注释，可进行仿真
基于xilinx的jesd204b实现
最新发布
weixin_45934011的博客
03-23 269
记录了从零开始学习jesd204b协议，以及遇到的问题和解决方案。希望可以帮助到大家，以及方便以后自己回顾。学海无涯，切不可急躁。
JESD204B接口和Xilinx IP核学习笔记
xiaoxiaoxianjia的博客
01-13 1万+
JESD204B1、jesd204b概述2、时钟3、JESD时钟计算实例 1、jesd204b概述 jesd204b是一种基于高速SERDES的ADC/DAC数据传输接口。详细介绍可以参考：https://blog.csdn.net/u013184273/category_10859615.html。初学的时候有好多问题没理清楚，现在记录一下： 1、jesd204b分为几个子类，其中subclass 1 支持确定性时延，是最为常用的一个。 由于AD/DA一般有多个lane来传输数据，但是每条lane上的时延
在Xilinx FPGA上快速实现JESD204B.pdf-综合文档
05-23
在Xilinx FPGA上快速实现JESD204B.pdf
Xilinx JESD204B IP使用
shuwei1990的博客
03-30 1318
Xilinx JESD204B IP
help_lib.rar_4 3 2 1_JESD204B协议_jesd204b verilog_xilinx jesd_xil
07-14
1.JESD204B协议 2.Xilinx的JESD204B phy 核手册 3.Xilinx的JESD204B rx_tx 核手册7.1 4.Xilinx的JESD204B rx_tx 核手册7.2 5.verilog实现串口发送
xilinx jesd204b license
04-07
jesd204b ip核 license(不是评估版本，not evaluation license)。2016.2-2018.3亲测可用。到vivado 2019.9版本之前都可以用。
Xilinx Vivado JESD204B license 许可，到2019年9月
05-08
Vivado JESD204B license 许可，有效期到2019年9月。理论上之前的版本都可以使用，如果有需要请调整系统时间。
vivado_jesd204b_license_20190717.rar
07-17
附件是jesd204b的xilinx官方IP的license文件，里面包含了两个文件，内容是一样的，将该license文件的有效部分复制出来粘贴到自己的license文件中，重新加载一次license文件即可，license文件更新后，能看到jesd的，win7 64bit操作系统，vivado2017.4下亲自测试可用，只是license加载后，提示到期时间为2019.09，马上就要到期了，不知道到期后是什么情况。 另外本人已经研究出了license到期后继续使用该IP的办法，支持x1---x8的jesd204b接收端口（ADC接口）和发送端口（DAC接口），即便是没有该license文件也可以继续免费使用xilinx官方的JESD204这个IPcore（注意这里不是指的JESD204 PHY这个IPcore，因为这个IPcore本来就免费使用的），有需求可以联系我，qq：290632690。
2020 Vivado JESD204B USB2.0 AXI-CAN License最靠谱
10-06
Win10虚拟机系统，安装Vivado 2018.2,加载JESD204B，USB2.0，AXI CAN License。
JESD204接口调试总结——Xilinx JESD204B IP AXI寄存器简介
gzy0506的博客
11-02 8400
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 JESD204接口调试总结——Xilinx JESD204B IP AXI寄存器简介 一般来说，如果在IPcore配置正确的话，不太需要通过AXI指令来进行参数的修改，不过如果能够支持AXI指令，在射频transceiver芯片配置改变时，则有可能能通过AXI指令直接进行配置，而不需要重新修改IPcore的配置并且要重新编译 下面列出来一些比较常用的寄存器 1、 版本寄存器，主要用于验证AXI总线是否通路 2、 Reset寄存器只要
Xilinx的JESD204B ip核的使用（以AD9154为例对寄存器参数进行计算）
Njustxiaobai的博客
07-20 2898
jesd204B ip核 ad9154
在Xilinx FPGA上快速实现 JESD204B
热门推荐
坚持
06-24 2万+
简介JESD204是一种连接数据转换器（ADC和DAC）和逻辑器件的高速串行接口，该标准的 B 修订版支持高达 12.5 Gbps串行数据速率，并可确保 JESD204 链路具有可重复的确定性延迟。随着转换器的速度和分辨率不断提升，JESD204B接口在ADI高速转换器和集成RF收发器中也变得更为常见。此外，FPGA和ASIC中灵活的串行器/解串器(SERDES)设计正逐步取代连接转换器的传统并行...
Xilinx_IESD204B手册《pg066-jesd204》阅读（1）
Tulip__的博客
06-28 1356
LMFC的值是((F*K/4)-1)，当这个计算器大于发送器编码时间+线路传输时间+接收器解码时间，那么接收数据将在下一个LMFC来临之前从接收器的SERDES传输出去将数据送入FIFO中。，所以SYSREF的时钟周期也必须是4字节的时钟周期倍数，具体实现手段是在核心板时钟的下降沿（默认，也可以字节设计）捕获SYSREF，在时钟上升沿和SYSREF在设备的边缘对齐。这一阶段（发4个多帧）工作是对齐链路的所有通道，验证链路参数（第二帧会会包含配置信息），确定帧和多帧边界在接收器的输入数据流位置。
JESD204B协议、仿真
xzs520xzs的博客
12-28 5045
JESD204B是一种针对ADC、DAC设计的传输接口协议。包括协议四层，分别为：物理层、链路层、传输层、应用层。物理层：约束接口规范（SEDES CML）,串化，线速率等。链路层：并行数据组帧（添加控制位 约束位），8B/10B编码，链路建立传输层：链路建立后，传输ADC的数据，以半字节为单位。应用层：用户解析ADC数据并使用SERDES:串行器/解串器。它是一种主流的时分多路复用(TDM)、点对点(P2P)的串行通信技术。
JESD204接口调试总结——Xilinx JESD204B IP testbench解析
gzy0506的博客
11-04 1万+
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 JESD204接口调试总结——Xilinx JESD204B IP testbench解析IP核配置testbench工程部分代码解读 IP核配置 1、IP核为接收功能 2、LMFC buffer设定为最大 3、4条lane 4、sysref下降沿采样 （前面的帖子有说明为什么下降沿） 1、选择第二种，保持更大灵活性（不然更多的功能被包在了IP核中） 1、SYSREF always 前面博文有介绍 2、不开扰码 3、F K参数与外面

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值