- 博客(37)
- 收藏
- 关注
RSS订阅原创 软考--试题四--希尔排序
1、构造一个步长序列delta1、delta2、…、deltak，其中delta1=n/2，后面的每个delta是前一个的1/2,deltak=12、根据步长序列、进行k趟排序3、对第i趟排序，根据对应的步长delta，将等步长位置元素分组，对同一组内元素在原位置上进行直接插入排序。
2024-05-24 17:45:13
167
原创 软考试题四(四)--堆排序
1、将数组按照完全二叉树的方法进行构建二叉树2、从层次遍历的最后一个非叶子结点开始进行调整(根结点小于某个叶子结点，则将最大的叶子结点与根结点进行交换)，依次往前3、调整为大顶堆或者小顶堆后，将堆顶元素和堆中最后一个元素进行交换，最后一个元素脱离堆结构，堆的规模减1，将堆中剩余的元素调整成大顶堆或小顶堆4、重复步骤3，直到只剩最后一个元素在堆结构中。
2024-05-20 12:30:29
133
原创 软考--软件设计师--试题六--工厂方法模式(Factory Method)
定义一个用于创建对象的接口，让子类决定实例化哪儿一个类，factory method使一个类的实例化延迟到其子类。b、当一个类希望由它的子类来指定它所创建的对象的时候。a、当一个类不知道它所必须创建的对象的类的时候。
2024-05-16 12:47:55
163
原创 软考--试题六--中介者模式(Mediator)
用一个中介对象来封装一系列的对象交互。中介者使各对象不需要显式地相互引用，从而使其耦合松散，而且可以独立地改变它们之间的交互。
2024-05-15 20:52:25
148
原创 软考--试题六--访问者模式(Visitor)
表示一个作用于某对象结构中的各元素的操作。它允许在不改变各元素的类的前提下定义作用于这些元素的新操作。
2024-05-15 17:06:06
239
原创 软考--试题六--策略模式(Strategy)
定义一系列的算法，把它们一个个封装起来，并且使它们可以相互替换。此模式使得算法可以独立于使用它们的客户而变化。
2024-05-15 13:03:44
241
原创 软考--试题六--观察者模式(Observer)
定义对象的一种一对多的依赖关系，当一个对象的状态发生改变时，所有依赖于它的对象都得到通知并被自动更新。
2024-05-14 21:07:07
238
原创 软考--试题六--命令模式(Command)
将一个请求封装为一个对象，从而使得可以用不同的请求对客户进行参数化；对请求排队或记录请求日志，以及支持可撤销的操作。
2024-05-13 19:02:42
159
原创 软考--试题六--组合模式(Composite)
将对象组合成树形结构以表示“部分–整体”的层次结构。Composite使得用户对单个对象和组合对象的使用具有一致性。
2024-05-10 16:03:15
166
原创 软考--试题六--适配器(Adapter))
将一个类的接口转换成客户希望的另外一个接口。Adapter模式使得原本由于接口不兼容而不能一起工作的那些类可以一起工作。
2024-05-08 17:05:11
158
原创 软考试题四（二）--分治法--归并排序
将一个难以直接解决的大问题分解成一些规模较小的相同问题，以便各个击破，分而治之。这个子问题互相独立且+与原问题相同。
2024-05-01 15:55:31
210
原创 STM32的学习--DMA
DMA，Direct Memory Acess，即直接存储器访问。DMA传输，将数据从一个地址空间复制到另一个地址空间（数据搬运工）。如：内存到外设外设到内存内存到内存注意：方向是固定的。DMA传输无需CPU直接控制传输，也没有中断控制方式那样保留现场和恢复现场过程。是控制硬件为RAM和IO设备开辟了一条直接传输数据的通道，使得。1、DMA请求：DMA传输数据，先向DMA控制器发送请求。
2024-04-11 21:10:28
226
1
原创 ZYNQ的学习记录（五）--Verilog简介
数字系统设计流程：逻辑设计（前端）–电路实现（后端）–系统验证。逻辑设计（前端）硬件描述语言HDL（hardware description language）–用于描述数字电路结构和功能的语言。HDL可以在不同的层次（高级语言或低级语言）对数字电路的结构、功能和行为进行描述。电路实现（后端）HDL所描述的电路可以通过综合工具将其转换为门级电路网表，然后将其与某种工艺的基本元件逐一对应起来，再通过布局布线工具转换为电路布线结构。：Verilog和VHDL。
2024-04-04 20:33:37
394
1
原创 ZYNQ的学习记录（六）--verilog语法篇
1、assign语句：描述组合逻辑2、always语句：描述组合、时序逻辑3、例化实例元件：三种逻辑功能是并行的。PS：在always块中，逻辑是顺序执行的。而多个always块之间是并行的。
2024-04-04 20:33:08
897
1
原创 ZYNQ的学习记录(三)--vivado2021.2版本的安装
安装完成之后，会出现以下界面（如果没有的话，点击桌面上的vivado2021.2，再点击help–manager license ）.。，然后点击左边Load Licence，然后点击右边Copy License。情况下，添加license之前这个页面是空白的，添加了license之后才会有表格中的东西。5、下载相应的型号，如果内存充足的话，可以全部勾选。弹出此界面，按照提示，关闭电脑的杀毒软件，点击next。4、按照提示，输入xilinx的账号，再点击next。6、选择下载的路径，一路next。
2024-03-07 17:25:56
1570
1
原创 ZYNQ的学习记录（四）--Modelsim的安装
2、需要注意的是这里的版本号，最新的版本里是没有modelsim的。这里以版本号21.2为例。4、下载完成之后，运行可执行文件。运行之后，按照提示默认一路next就好。1、选择Quarters prime pro，以windows实例。
2024-03-06 21:33:33
331
1
原创 ZYNQ的学习记录（二）--FPGA的简介
作为专用继承电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。现场可编程门阵列，是一种以数字电路为主的集成电路芯片，属于可编程逻辑器件（PLD）的一种。专用集成电路，指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。
2024-03-05 21:26:33
331
原创 CondLaneNet :a Top-to-down Lane Detection Framework Based on Conditional
车道线检测的文献阅读记录
2023-11-09 21:19:04
159
1
原创 OpenCV3错误总结（二）：0x00007FFE8F21A9C0 (ntdll.dll)处(位于 photo mix.exe 中)引发的异常: 0xC0000005: 读取位置 0x00000000
出现0x00007FFE8F21A9C0 (ntdll.dll)处(位于 photo mix.exe 中)引发的异常: 0xC0000005: 读取位置 0x0000000000000010 时发生访问冲突该问题。
2022-12-04 23:29:43
2125
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人